资源描述：
《采用vhdl层次化文件设计一个四位全减器》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、采用VHDL层次化文件设计一个四位全减器一、实训目的1.巩间VHDL层次化文件设计方法。2.培养应用VHDL层次化文件设计法的技能。二、实训器材计算机与QuartusII工具软件。三、实训指导(一)实训原理4位二进制减法器由4个全减器构成，而全减器又由一个半减器和一个或门构成，半减器的真值表如表4-1所示：表4-1半减器的真俏表输入输出alblsicl0000011110101100半减器的逻辑表达式为:sl=NOT(alXOR(NOTbl))cl=(NOTal)ANDbl一位全减器的真值表如表4-2所示
2、：表4-2—位全减器的真值表cinili2fscout0000000111010100110010011101011100011111(二)实训步骤1.电路模块划分根据算法分析，4位二进制减法器可由4个全减器构成，画出其原理方框图。全减器的原理方框图如图4-1所示。而每个全减器乂可划分为一个半减器和一个或门这两个更小的模块，幽*出其原理方框图。4位二进制减法器的原理方框图如图4-2所示。■XINPUTi2halfsubals1b1dinstinhalfsubals1b1c1ins"orgateaobins
3、t2OUTPUToutlOUTPUTrS實SIL_/图4-1一位全减器原理方框图a[Ojfullsub、夕［1】fullsub11c_out12fsc」n11c_out12fsc」nb[0]fs[O]^b[i]fS[1jXcinvAinstinstlOUTPUT
4、yfS(3..O]OUTPUTr—ycout阁4-24位二进制减法器原理框阁1.设计底层设计文件(1)设计半减器文件halfsub.vhdo(2)设计或门Hi路文件orgate.vhd。(1)设计全减器电路文件fullsub.vhd，其中把半减器
5、和或门电路文件作为元件调用。1.设计顶层设计文件设计顶层设计文件sub4.vhd,其中把全减器文件作为元件调用。VHDL代码如下:halfsub.vhd文件代码如下：ENTITYhalfsubISPORT(al,bl:INBIT;sl,cl:OUTBIT);ENDhalfsub;ARCHITECTUREaOFhalfsubISBEGINPROCESS(al,bl)BEGINsl〈=N0T(alXOR(NOTbl))AFTER10ns;cl〈=(N0Tal)ANDblAFTER10ns;ENDPROCESS
6、:ENDa;orgate.vhd文件代码如下：ENTITYorgateISPORT(a,b:INBIT;o:OUTBIT);ENDorgate:ARCHITECTUREa0EorgateISBEGINo<=aORb;ENDa;fullsub.vhd文件代码如下：ENTITYfullsubISPORT(il,i2,c_in:INBIT;fs,c_out:OUTBIT);ENDfullsub;ARCHITECTUREaOFfullsubISSIGNALtemps,tempcl,temp_c2:BIT;COMP
7、ONENThalfsubPORT(al,bl:INBIT;sl,cl:0UTBIT);ENDCOMPONENT:COMPONENTorgatcPORT(a,b:INBIT;o:OUTBIT):ENDCOMPONENT:BEGINUO:halfsubPORTMAP(il,i2,temp_s,temp_cl):Ul:halfsubPORTMAP(tcmp_s,c_in,fs,tcmp_c2):U2:orgatePORTMAP(tempcl,temp_c2,c_out):ENDa;sub4.vhd文件代码如T:
8、ENTITYsub4ISPORT(a,b:INBIT_VECTOR(3DOWNTO0);cin:INBIT;fs:OUTBIT_VECTOR(3DOWNTO0):cout:0UTBIT);ENDsub4;ARCHITECTUREaOFsub4ISSIGNALtemp_co0,temp_col,temp_co2:BTT:COMPONENTfullsubISPORT(il,i2,c_in:INBIT;fs,c_out:OUTBIT):ENDCOMPONENT:BEGINUO:fullsubPORTMAP(a(
9、0),b(0),cin,fs(0),tcmp_co0):U1:fullsubPORTMAP(a(l),b⑴,tcmp_co0,fs(1),temp_col);U2:fullsubPORTMAP(a(2),b⑵,temp_col,fs(2),temp_co2);U3:fullsubPORTMAP(a(3),b(3),temp_co2,fs(3),cout):ENDa;1.编译顶层设计文件把以上各个模块的VHDL设计文件放入同一个
