夏宇闻著作：从算法设计到硬线逻辑的实现 第九章

《夏宇闻著作：从算法设计到硬线逻辑的实现 第九章》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、__第九_章虚拟器件与虚拟接口模型L_第九章　虚拟器件和虚拟接口模型以及它们在大型数字系统设计中的作用前言宏单元(Macrocells或Megacells)或核(Cores)是预先设计好的，其功能经过验证的、由总数超过5000个门构成的一体化的电路模块，这个模块可以是以软件为基础的，也可以是以硬件为基础的。这就是我们在第一章的1.5.3和1.5.4节中讨论过的软核和硬核。所谓虚拟器件(VirtualChips)也就是用软核构成的器件，即用VerilogHDL或VHDL语言描述的常用大规模集成电路模型。在新电路研制过程中，借助EDA综合工具，软核和虚拟器件可以很容易地与其

2、它外部逻辑结合为一体，从而大大扩展了设计者可选用的资源。掌握软核和虚拟器件（也称接口模型）的重用技术可大大缩短设计周期，加快高技术新芯片的投产和上市。而所谓虚拟接口模型则是用系统级VerilogHDL或VHDL语言描述的常用大规模集成电路（如ROM和RAM）或总线接口的行为模型等，往往是不可综合的，也没有必要综合成具体电路，但其所有对外的性能与真实的器件或接口完全一致，在仿真时可用来代替真实的部件，用以验证所设计的电路（必须综合的部分）是否正确。在美国和电子工业先进的国家，各种微处理器芯片（如8051）、通用串行接口芯片（如8251）、中断控制器芯片（如8259）、并行

3、输入输出接口芯片(PIO)、直接存储器存取芯片（DMA）、数字信号处理芯片(DSP)、RAM和ROM芯片和PCI总线控制器芯片以及PCI总线控制接口等都有其相对应的商品化的虚拟器件和虚拟接口模型可供选用。虚拟器件往往只提供门级和RTL级的VerilogHDL或VHDL源代码，而虚拟接口模型往往提供系统级代码。这是因为门级和RTL级的VerilogHDL或VHDL是可综合的，它与具体的逻辑电路有着精确的对应关系。近年来在现代数字系统设计领域中发展最快的一个部门就是提供虚拟器件和虚拟接口模型的设计和服务。目前国际上有一个叫作虚拟接口联盟(VSIA)的组织，它是协调虚拟器件和

4、虚拟接口模型的设计标准和服务工作的国际组织。虚拟器件和虚拟接口模型必须符合通用的工业标准和达到一定的质量水准，才能发布。这对选用虚拟器件和虚拟接口模型来设计复杂系统的工程师们无疑有很大的帮助。如果他们采用虚拟器件和虚拟接口模型技术来设计复杂的数字系统必将大大缩短设计周期并提高设计的质量，也为千万门级单片系统的实现铺平了道路。269__第九_章虚拟器件与虚拟接口模型L_9.1虚拟器件和虚拟接口模块的供应商在这一节中我们列出一些虚拟器件和接口的供应商的E-mail地址及它们提供的产品和服务供读者参考：公司名虚拟器件类型所用语言加密否语言级别AmericanMicrosyst

5、em电子信箱：tdrake@poci.amis.com算术运算函数异步同步FIFODSP微处理器UART和USARTsRAM和ROMVerilogVHDL不门级RTL级269__第九_章虚拟器件与虚拟接口模型L_ARMSemiconductor电子信箱：armsemi@netcom.com微处理器：8031,8032,8051通信器件：8530总线控制器：82365(PCMCIAHosti/f)Verilog可选系统级（只可用于仿真）ScenixSemiconductor电子信箱：sales@scenix.com控制器：NSCOP8PCIarbiter,master&t

6、arget8237DMAVerilog不门级RTL级SierraResearchandTechnology电子信箱：core@srti.comATMSAR622MbitsEthernet控制器100/10-MbitsCPUR3000核Verilog不门级RTL级SiliconEngineering电子信箱：info@sei.comMicroVGAVerilog不门级RTL级269__第九_章虚拟器件与虚拟接口模型L_LucentTechnology电子信箱：attfpga@aloft.att.comDSPPCIMasterPCItargetVerilogVHDL不门级R

7、TL级和系统级（只可用于仿真）三种都可提供9.2虚拟模块的设计我国大陆地区由于复杂芯片的设计工作开展较晚，经费也比较少，目前许多单位有还不能及时得到商业化的虚拟模块和接口，因此就有必要自己来设计虚拟接口模型。下面的例子说明了怎样根据数据手册和波形图来编写虚拟的接口模型。[例1].模数转换器AD7886仿真模型（虚拟模块）的设计：下面介绍的名为ADC的Verilog模块在设计中可以用来模拟实际的模数转换器（下面简称A/D）AD7886。因此，该仿真模型的输入与出各输出信号间的逻辑关系，必须严格按照数据手册描述的波形编写，信号间的时间关系也必