夏宇闻著作:从算法设计到硬线逻辑的实现(免费!!!!!)第二章

夏宇闻著作:从算法设计到硬线逻辑的实现(免费!!!!!)第二章

ID:20325786

大小:236.00 KB

页数:8页

时间:2018-10-12

夏宇闻著作:从算法设计到硬线逻辑的实现(免费!!!!!)第二章_第1页
夏宇闻著作:从算法设计到硬线逻辑的实现(免费!!!!!)第二章_第2页
夏宇闻著作:从算法设计到硬线逻辑的实现(免费!!!!!)第二章_第3页
夏宇闻著作:从算法设计到硬线逻辑的实现(免费!!!!!)第二章_第4页
夏宇闻著作:从算法设计到硬线逻辑的实现(免费!!!!!)第二章_第5页
资源描述:

《夏宇闻著作:从算法设计到硬线逻辑的实现(免费!!!!!)第二章》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第二章VerilogHDL设计方法概述-------------------------------------------------------------------------------------------------------------------------------------------------第二章VerilogHDL设计方法概述前言随着电子设计技术的飞速发展,专用集成电路(ASIC)和用户现场可编程门阵列(FPGA)的复杂度越来越高。数字通信、工业自动化控制等领域所用的数字电路及系统其复杂程度

2、也越来越高,特别是需要设计具有实时处理能力的信号处理专用集成电路,并把整个电子系统综合到一个芯片上。设计并验证这样复杂的电路及系统已不再是简单的个人劳动,而需要综合许多专家的经验和知识才能够完成。由于电路制造工艺技术进步非常迅速,电路设计能力赶不上技术的进步。在数字逻辑设计领域,迫切需要一种共同的工业标准来统一对数字逻辑电路及系统的描述,这样就能把系统设计工作分解为逻辑设计(前端)和电路实现(后端)两个互相独立而又相关的部分。由于逻辑设计的相对独立性就可以把专家们设计的各种常用数字逻辑电路和系统部件(如FFT算法、DCT算法部件

3、)建成宏单元(Megcell)或软核(Soft-Core)库供设计者引用,以减少重复劳动,提高工作效率。电路的实现则可借助于综合工具和布局布线工具(与具体工艺技术有关)来自动地完成。VHDL和VerilogHDL这两种工业标准的产生顺应了历史的潮流,因而得到了迅速的发展。作为跨世纪的中国大学生应该尽早掌握这种新的设计方法,使我国在复杂数字电路及系统的设计竞争中逐步缩小与美国等先进的工业发达国家的差距。为我国下一个世纪的深亚微米百万门级的复杂数字逻辑电路及系统的设计培养一批技术骨干。2.1.硬件描述语言HDL(HardwareDe

4、scriptionLanguage)硬件描述语言(HDL)是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。它可以使数字逻辑电路设计者利用这种语言来描述自己的设计思想,然后利用电子设计自动化(在下面简称为EDA)工具进行仿真,再自动综合到门级电路,再用ASIC或FPGA实现其功能。目前,这种称之为高层次设计(High-Level-Design)的方法已被广泛采用。据统计,在美国硅谷目前约有90%以上的ASIC和FPGA已采用硬件描述语言方法进行设计。硬件描述语言的发展至今已有二十多年的历史,并成功地应用于设计的各个阶段:

5、仿真、验证、综合等。到80年代时,已出现了上百种硬件描述语言,它们对设计自动化起到了极大的促进和推动作用。但是,这些语言一般各自面向特定的设计领域与层次,而且众多的语言使用户无所适从,因此急需一种面向设计的多领域、多层次、并得到普遍认同的标准硬件描述语言。进入80年代后期,硬件描述语言向着标准化的方向发展。最终,VHDL和VerilogHDL语言适应了这种趋势的要求,先后成为IEEE标准。把硬件描述语言用于自动综合还只有短短的六、七年历史。最近三四年来,用综合工具把可综合风格的HDL模块自动转换为电路发展非常迅速,在美国已成为设

6、计数字电路的主流。本书主要介绍如何来编写可综合风格的VerilogHDL模块,如何借助于Verilog语言对所设计的复杂电路进行全面可靠的测试。2.2.VerilogHDL的历史2.2.1.什么是VerilogHDLVerilogHDL是硬件描述语言的一种,用于数字电子系统设计。它允许设计者用它来进行各种级别的逻辑设计,可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语言。据有关文献报道,目前在美国使用VerilogHDL进行设计的工程师大约有60000人,全美国有200多所大学教授用Ve

7、rilog硬件描述语言的设计方法。在我国台湾地区几乎所有著名大学的电子和计算机工程系都讲授Verilog有关的课程。2.2.2.VerilogHDL的产生及发展16第二章VerilogHDL设计方法概述-------------------------------------------------------------------------------------------------------------------------------------------------VerilogHDL是在1983年,由GD

8、A(GateWayDesignAutomation)公司的PhilMoorby首创的。PhilMoorby后来成为Verilog-XL的主要设计者和Cadence公司(CadenceDesignSystem)的第一个合伙人。在1984-1985年,Moorby设

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。