verilog hdl课设报告 实时时钟设计

verilog hdl课设报告 实时时钟设计

ID:2040009

大小:3.31 MB

页数:19页

时间:2017-11-14

verilog hdl课设报告 实时时钟设计_第1页
verilog hdl课设报告 实时时钟设计_第2页
verilog hdl课设报告 实时时钟设计_第3页
verilog hdl课设报告 实时时钟设计_第4页
verilog hdl课设报告 实时时钟设计_第5页
资源描述:

《verilog hdl课设报告 实时时钟设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、河海大学本科课程设计报告河海大学计算机与信息学院(常州)课程设计报告题目实时时钟电路设计专业、学号授课班号学生姓名指导教师完成时间2014/1/618--河海大学本科课程设计报告课程设计(报告)任务书(理工科类)Ⅰ、课程设计(报告)题目:实时时钟电路设计Ⅱ、课程设计(论文)工作内容一、课程设计目标1、培养综合运用知识和独立开展实践创新的能力;2、在理论学习的基础上,通过完成一个涉及时序逻辑、组合逻辑、趣味性的小系统设计,使学生不但能够将课堂上学到的理论知识与实际应用结合起来。二、研究方法及手段应用1、将任务分成若干

2、模块,查阅相关论文资料,分模块调试和完成任务;2、在遇到问题时及时查阅相关资料,并与小组成员探讨,找出适合的解决方案。三、课程设计预期效果1、设计一个数码管实时显示时、分、秒的数字时钟(24小时显示模式);2、为了演示方便,应具有分钟、小时快进功能;3、时、分、秒设置功能(选作)。学生姓名:专业年级:18--河海大学本科课程设计报告摘要数字时钟是人们日常生活中经常使用的计时工具,本次的课程设计是基于VerilogHDL的实时时钟电路设计,完成时、分、秒的显示及调整功能,同时增加了流水灯美化功能和蜂鸣器整点报时功能。

3、设计利用VerilogHDL语言自顶向下的设计理念,突出其作为硬件描述语言的良好的可读性、可移植性以及易于理解等优点。通过QuartusII和ModelSim软件完成仿真、综合。程序下载到FPGA芯片后,可用于实际的数字钟显示中。此次设计的逻辑结构主要由分频、计数和译码显示三个模块构成。分频模块将50Mhz系统基准时钟分频产生两路时钟信号,一路是1HZ的数字钟计时工作频率,一路是数码管动态显示的扫描频率;计时模块对1HZ的时钟信号进行计时,分为时、分、秒三个部分;译码显示模块采用动态扫描的方式完成数码管的显示。最后

4、通过主模块调用三个子模块函数实现整体设计要求。【关键词】数字时钟VerilogHDL分频计数译码显示18--河海大学本科课程设计报告ABSTRACTThedigitalclockisoftenusedinPeople'sDailylifeofthecourse.Thiscourseisdesignedforreal-timeclockcircuitbasedonVerilogHDL,completedhours,minutesandsecondsdisplayandadjustmentcapabilities,wh

5、ileincreasingthelightwaterlandscapingfeaturesandbuzzerwholepointtimekeepingfunction.DesignVerilogHDLlanguageusingthetop-downdesignconcept,thehardwaredescriptionlanguageasthegoodreadabilityandportabilityandeasytounderstand,etc.ThroughtheQuartusII5.0andModelSimS

6、E6.1fsoftwaresimulation,andcomprehensive.DownloadtoFPGAchipscanbeusedaftertheactual,digitalclockshows.Thedesignofthelogicstructureconsistsmainlyofprescaler,counteranddecodingdisplaythreemodules.50Mhzsystemfrequencymodulewillproducebenchmarkclockclocksignal,two

7、1HZwayisthedigitalclockfrequency,dynamicdisplayofdigitaltubeisscanning.Timermodulesfor1HZclocksignaltiming,whenintothreeparts,minutesandseconds,DecodedisplaymoduleUSESdynamicscanningofthedigitaldisplay.Throughthemainmodulecallingthreemodulesfunctioncompletethe

8、wholedesign.【Keywords】digitalClockVerilogHDLdividecountdecodingshow18--河海大学本科课程设计报告第一章系统设计第一节课题目标及总体方案《硬件描述语言》是一门技术性、应用性很强的学科,实验课教学是它的一个极为重要的环节。不论理论学习还是实际应用,都离不开实验课教学。本课题的目的就是让同学们在

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。