千兆位交换背板的测试

《千兆位交换背板的测试》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、千兆位交换背板的测试

2、第1lunouseg(this)">系统组成交换背板的性能指标为：具有8个输入/输出功能的端口；每个端口的串行数据传输速率为1.25Gbps，通过8×8的交换开关，整个背板的累计交换速率达到10Gbps（8×1.25Gbps）；在背板上交换的为定长包（信元）；数据包的传输包括单播和组播两种方式。系统工作在同步方式，工作频率为125MHz。测试系统包括交换卡、线路卡、控制卡和背板。交换卡的功能是实现调度算法并根据调度结果进行数据连接配置；线路卡配合交换卡完成调度，实现系统的交换功能，并要根据调

3、度结果进行数据传输以检验背板传输误码率；控制卡对系统进行管理，产生控制信号及一些命令参数控制系统的运行模式；背板是数据及信号传输的媒介，它决定了系统的数据传输性能。系统结构和设计实现按照功能划分，系统可以分为：调度模块，传输模块，时钟模块和控制模块。以下分别介绍这几个模块的设计实现。高度算法的实现系统采用的调度算法是ESLIP算法，调度器在中央交换卡上实现，线路卡配合交换卡实现调度功能。每个线路卡上均存放一组随机数，代表了每个时隙(timeslot，信元传输周期)新到信元的信息，线路卡根据此信息和交换卡发来的调度

4、结果决定下一时隙向交换卡发送的调度请求，交换卡收集各线路卡发来的调度请求，产生调度结果和交*开关的配置信息。结构如图1所示：500)this.style.ouseg(this)">数据传输及误码检测在每个时隙结束，交换卡根据调度结果决定交*开关的配置，线路卡根据调度结果决定发送和接收的数据。系统初始化时，各线路卡上的DSP将要发送的数据写入SRAM中；传输开始后，发送模块根据调度结果向发送存储器发送数据，接收模块也根据调度结果将数据写入接收存储器中，并行发送数据经过千兆位收发器转换为1.25Gbps的串行数据，通

5、过背板→交*开关→背板到达目的端口，再经收发器的串/并转换写入接收存储器中；当线路卡上的接收存储器写满后，不再接收数据，向DSP发中断请求，DSP开始检测误码。如图2所示。时钟模块系统工作在同步方式，所有时钟均由交换卡上的一个时钟源产生分配到各个线路卡。16MHz的晶振产生时钟信号，经锁相环锁定在125MHz，再通过1：8的时钟驱动器驱动，经背板传送到各个线路卡。线路卡接收并驱动调度模块和控制模块，以及作为千兆位收发器的参考时钟。为保证和数据同步，接收模块所用时钟为收发器从串行接收数据恢复的时钟。500)this

6、.style.ouseg(this)">控制模块控制卡控制系统的运行模式。每次检测开始时，控制卡发出系统复位信号，并向各线路卡发出命令及参数，用于控制数据类型及调度信息类型等。线路卡根据这些命令和参数进行板内的初始化，初始化结束后,控制卡发出启动信号，开始进行数据传输。检测到所有线路卡的接收存储器写满后，一次传输结束，控制卡读出各线路卡的误码率并开始新一轮的传输。系统工作流程如图3所示：结束语在系统设计中，为了尽可能的提高系统性能，减少设计的复杂性，一方面，大量使用可编程逻辑芯片(FPGA和EPLD)，充分利用其

7、内部资源，尽可能的利用其仿真工具验证设计的正确性，简化设计并节约成本；另一方面，使用高性能的集成芯片，如AMCC公司生产的S2064千兆位收发器和S2016交*开关等，保证设计的正确性和可靠性。而且，设计阶段充分利用信号完整性仿真工具进行模拟分析，尤其是高速信号，背板布线的设计、千兆位收发器的设计、接插件的选择与设计等都经过了充分的模拟与论证。这些工作为系统设计提供了充分的依据。实际运行和测试表明，系统正确的实现了调度算法，检验了系统的交换性能；实现了单线1.25Gbps速率的高速数据传输和交换，误码率小于10e

8、-14，检验了信号在背板上的传输质量。系统的交换性能和传输能力达到了Cisco12008路由器的水平。