基于fpga技术实现62256 sram芯片的读写控制及校验器的quartus ii程序设计

《基于fpga技术实现62256 sram芯片的读写控制及校验器的quartus ii程序设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、EDA实验实验报告EDA实验报告基于FPGA技术实现62256Sram芯片的读写控制及校验器的QuartusII程序设计指导教师：学号姓名：实验小组成员：~11~EDA实验实验报告一、实验目的及程序设计性能要求：如右图所示，为62256芯片关键图，管脚功能介绍如下：A0–A14        地址总线(Address)D0/D7          输入/输出口(Input/output)CS                   端口选择(Chipselect)WE                

2、 输入始能(Writeenable)OE                  输出始能(Outputenable)VCC               电源始能(Powersupply)VSS                 接地(Ground)性能要求：进行芯片进行工作室，CS，OE端口应置低电平。进行写操作时，WE端口信号应为负脉冲，进行读操作时WE端口应置高电平。所需设计的控制校验功能如下：正确输出62256芯片所需的使能端信号。在进行校验工作时，正确的控制读写控制端口WE的电平状态，并顺利输

3、入与输出地址信号及数据信号，并进行实时校验。校验的具体要求是，共分为两步：第一，向62256芯片中输入地址与数据信号，其中奇数地址输入55，偶数地址输入AA。直到向所有内存（32KB）中写入数据后，进行读操作。此时将读入的数据与芯片内实时运算的，内存中应该有的数值进行比较，若值相同则输出为1，否则输出为0。第二步基本与第一步相同，只需改变奇地址输入为AA，偶地址输入为55。~11~EDA实验实验报告二、程序设计部分1.设计方案框图：数据时钟信号校验结果控制地址SRAM62256存储器校验电路复位

4、控制2.程序状态转移图：Addr<=2fh/DoutAddr<=2fhAddr>2fhAddr>2fh3.程序流程图：~11~EDA实验实验报告初始化检验步数Quan=0YNNNwr负脉冲addr<=addr+1奇地址data_reg<=55偶地址data_reg<=AAwr=1addr=addr+1奇地址data_reg<=55偶地址data_reg<=AAaddr>2fhaddr>2fhdata=data_reg验证正确dout=1验证错误dout=0结束YYYNNNwr负脉冲addr<=a

5、ddr+1奇地址data_reg<=AA偶地址data_reg<=55wr=1addr=addr+1奇地址data_reg<=AA偶地址data_reg<=55addr>2fhaddr>2fhdata=data_reg验证正确dout=1验证错误dout=0结束YYYN~11~EDA实验实验报告4．VerilogHDL程序源代码：modulewyw(clk,addr,wr,ce,oe,data,dout,areset,data_reg,realaddr);inout[7:0]data;input

6、areset;inputclk;outputwr,oe,ce;output[14:0]addr;outputdout;output[7:0]data_reg;reg[14:0]addr;output[14:0]realaddr;reg[14:0]realaddr;wire[7:0]data;wirece=0;wireoe=0;regwr;regdout;parameterIdle=3'h0,Write_begin=3'h1,Write_end=3'h2,Read_begin=3'h3,Read_

7、end=3'h4;regqiuyu;regquan;reg[2:0]STATE;reg[7:0]data_reg;//程序输入输出端口及状态定义assigndata=wr?data_reg:8'hzz;//定义双向数据端口data的值always@(posedgearesetorposedgeclk)//时钟上升沿激励及异步复位beginif(areset)//异步复位设置beginwr<=1'b0;data_reg<=8'h00;addr<=15'b0;dout<=1'b0;STATE<=Id

8、le;endelse~11~EDA实验实验报告begincase(STATE)//非复位情况下程序运行，状态判断Idle://第一状态Idle的定义beginwr<=1;addr<=15'b0;realaddr<=15'b0;data_reg<=8'h00;STATE=Write_begin;dout<=1'b0;qiuyu<=1'b0;quan<=~quan;//校验步数设定，1,2循环endWrite_begin://第二状态Write_begin的定义beginaddr=addr+15'h