10级《数字逻辑电路》实验指导书

《10级《数字逻辑电路》实验指导书》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、课程名称：数字逻辑电路实验指导书课时：8学时集成电路芯片一、简介数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图1－1所示。识别方法是：正对集成电路型号（如74LS20）或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，…依次排列到最后一脚（在左上角）。在标准形TTL集成电路中，电源端VCC一般排在左上端，接地端GND一般排在右下端。如74LS20为14脚芯片，14脚为VCC，7脚为GND。若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。二、TTL集成电路使用规则　　1、接插集成块时，要认清定位标记

2、，不得插反。　　2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。电源极性绝对不允许接错。3、闲置输入端处理方法(1)悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。(2)直接接电源电压VCC（也可以串入一只1～10KΩ的固定电阻）或接至某一固定电压(＋2.4≤V≤4.5V)的电源上，或与输入端为接地的多余与非门的输出端相接。(3)若

3、前级驱动能力允许，可以与使用的输入端并联。　　4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R≤680Ω时，输入端相当于逻辑“0”；当R≥4.7KΩ时，输入端相当于逻辑“1”。对于不同系列的器件，要求的阻值不同。　　5、输出端不允许并联使用（集电极开路门(OC)和三态输出门电路(3S)除外）。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。6、输出端不允许直接接地或直接接＋5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至Vcc，一般取R＝3～5.1KΩ。1．实验名称：组合逻辑电路的设计与测试2．课时安排：2

4、课时实验一组合逻辑电路的设计与测试一、实验目的掌握组合逻辑电路的设计与测试方法二、实验原理1、使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计组合电路的一般步骤如图2－1所示。图2－1组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。2、组合逻辑电路设计举例用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“1”。设计步骤

5、：根据题意列出真值表如表2－1所示，再填入卡诺图表2－2中。表2－1D0000000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111表2－2DABC000111100001111111101由卡诺图得出逻辑表达式，并演化成“与非”的形式Z＝ABC＋BCD＋ACD＋ABD＝根据逻辑表达式画出用“与非门”构成的逻辑电路如图2－2所示。图2－2表决电路逻辑图用实验验证逻辑功能在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块CC4012。按图2－2接

6、线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变量，测量相应的输出值，验证逻辑功能，与表2－1进行比较，验证所设计的逻辑电路是否符合要求。三、实验设备与器件1、＋5V直流电源2、逻辑电平开关3、逻辑电平显示器4、直流数字电压表3、CC4011×2（74LS00）CC4012×3（74LS20）CC4030（74LS86）CC4081（74LS08）74LS54×2(CC4085)CC4001(74LS02)四、实验内容1、设计用与非门及用异或门、与门组成的半加器电路。要求按本文所述的设计步骤进行，直

7、到测试电路逻辑功能符合设计要求为止。1、设计一个一位全加器，要求用异或门、与门、或门组成。3、设计一位全加器，要求用与或非门实现。五、实验预习要求1、根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑图。2、如何用最简单的方法验证“与或非”门的逻辑功能是否完好？3、“与或非”门中，当某一组与端不用时，应作如何处理？六、实验报告1、列写实验任务的设计过程，画出设计的电路图。2、对所设计的电路进行实验测试，记录测试结果。2、组合电路设计体会。注：四路2－3－3－2输入与或非门74LS54引脚排列逻辑图逻辑表达式1．实验名称：译码器及其应用2．课时安排：2课时　

8、实验二　译