数字电路-数字电路复习大纲

《数字电路-数字电路复习大纲》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、«数字电路逻辑设计»复习大纲一、课程的性质、目的与任务：   本课程是计算机、电子工程、通信工程、光电子工程、自动化、测控技术及仪器、电器工程等专业的必修专业基础课。课程教学所要达到的目的是：1、能正确理解本课程的基本概念、基本理论；2、掌握数字电路的工作原理、性能和特点；3、掌握数字电路的基本分析方法和设计方法；4、能独立应用所学的知识去分析和求解从工程中抽象出的逻辑问题以及与专业有关的某些数字电路的实际问题，并具有工程计算和分析能力。二、课程的教学要求：1、概述数字量与模拟量的特点、差别。熟悉常用数制。掌握各种数制（二进制、八进制、十进制、

2、十六进制）及之间的转换方法。二进制数的算术运算与逻辑运算的本质差别。2、逻辑代数基础逻辑代数的三种基本运算（与、或、非），基本定律，常用公式和三项基本定理。逻辑函数的四种表示方法(真值表法、公式法、卡诺图法及逻辑电路)及其相互之间的转换。逻辑函数的公式化简方法和图形化简方法及最小项与最大项的概念。任意项在逻辑函数化简中的应用方法。3、门电路门电路的定义及分类方法。二极管、三极管的开关特性，以及最简单的与、或、非门的组成和工作原理。TTL与非门的工作原理，静态输入、输出特性，输入端负载特性，动态特性。其它TTL门（与非门、或非门、异或门、三态门，

3、OC门）的工作原理、应用特点及TTL与非门的改进系列。CMOS反相器的工作原理，静态输入、输出特性。CMOS传输门的工作原理。4、组合逻辑电路1)组合逻辑电路的定义及描述方法。2)普通编码器、优先编码器的概念、工作原理及多位集成编码器的级联方法。3)译码器的概念，二四译码器、三八译码器、二-十进制译码器及级联方法。4)数据选择器的概念，四选一、八选一数据选择器的工作原理及级联方法。5)全加器、加法器的工作原理。6)一位、四位数值比较器的组成原理，多位集成比较器的级联方法。7)组合电路的两类设计方法：SSI和MSI设计。5、触发器触发器的定义。各

4、种触发器：基本RS触发器、同步RS触发器、主从触发器、边沿触发器的功能；描述方法及动作特点。6、时序逻辑电路1）时序逻辑电路的定义、分类方法、描述方法。2）时序电路的方程组（时钟方程、输出方程、驱动方程、状态方程），状态转换表、状态转换图、时序图的建立方法及在时序电路分析中的作用。3)5计数器的特点及分类方法，同步计数器的分析方法，同步计数器的设计方法，反馈法构造N进制计数器的方法。4)、寄存器及移位寄存器的寄存、移位的概念及寄存器的工作原理，由它们组成的环形、扭环移位寄存器型计数器的构成及特点。5)、同步时序电路的分析方法和设计方法。<<数字

5、电路与逻辑设计>>总复习第一、二章逻辑代数基础一、基本概念1．正负逻辑高电平用1表示，低电平用0表示一一一正逻辑：高电平用0表示，低电平用1表示一一一负逻辑。2．数制与码制常用数制及其转换(二、八、十、十六进制)；常用碥码(8421BCD、2421BCD、5421BCD、余3码等)。二．基本运算及公式法化简1．与、或、非、与非、或非、异或、同或运算及逻辑符号；2．基本公式及常用公式；3．反演及对偶规则(注意：①反演时只对变量取反；②运算顺序不变；③反演式或对偶式不需要化简)；4．公式法化简——最简与或式(注意：解题步骤完整)；5．定向化简——与

6、非与非式、或非或非式及与或非式。三．卡诺图化简1．最小项、最小项表达式、最小项卡诺图；2．用最小项卡诺图化简逻辑函数(注意：①认真填图、圈图，正确写出函数；②充分利用任意项)第三章门电路一．二极管与门、或门、三极管反相器二．TTL门电路1.TTL与非门基本工作原理；2．TTL与非门外特性（传输特性、输入特性、扇出系数）；三．MOS门电路1．增强型NMOS反相器、CMOS反相器的电路结构、工作原理及特点；2.其它NMOS、CMOS门电路的功能分析；3.CMOS传输门的工作原理。第四章组合逻辑电路一．组合逻辑电路分析1、小规模组合电路分析：步骤：逻

7、辑图——写表达式——列真值表——分析逻辑功能注意：分析步骤完整，每一步都要仔细。52、中规模组合电路分析步骤：①写出中规模器件输出表达式；②代入输入变量，求出函数的输出表达式；③列真值表；④分析逻辑功能。二．小规模组合电路设计步骤：逻辑功能——设变量——列真值表——化简及定向变换——画逻辑图。三．中规模组合逻辑器件及其应用1．全加器：熟悉逻辑符号及真值表2．译码器：（1）基本功能：将输入变量的每种组合对应一个输出端有效。（2）掌握译码器的逻辑符号、功能表及输出端表达式：输出低有效表达式：每个输出端对应一个输入变量的最小项的非；输出高有效表达式：

8、每个输出端对应一个输入变量的最小项。（3）用译码器实现组合逻辑函数：输出低有效译码器实现函数：用译码器+与非门输出高有效译码器实现函数：用译码器+或门