集成电路组成任意进制计数器

《集成电路组成任意进制计数器》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、任意进制计数器设计部分常用集成计数器芯片例：74161，74191，74160，7419074160：十进制加，功能表同7416174190：十进制加/减功能表同74191任意进制计数器的设计1、M

2、下一时钟计数器置数，稳定状态包括Si---适用于有同步置数输入端的计数器（74160/1）；对异步置数端（74190/1），应在Si+1状态译出置数端有效的信号，稳定状态不包括Si+1。具体可分四种情形1.置零；2.置最小值；3.置最大值；4.置中间值（D=X）例2以十(74160)六为例(图略，见图5.3.37）1.D3D2D1D0=0,需另加进位输出：C=Q2Q02.D3D2D1D0=0100,3.D3D2D1D0=1001，4.D3D2D1D0=0011，需另加进位输出：C=Q3问题：若用74190如何设计置最大值2、M>N*先将计数容量扩展，必须由两片以上计数器组

3、合起来，然后用分别/整体置零/数法构成M进制计数器*各片连接方法串行进位方式并行进位方式*串行/异步方式：低位片的进位输出信号作为高位片的时钟输入信号。*并行/同步方式：低位片的进位输出信号作为高位片的工作状态控制信号，两片时钟同接CP。分两种情况：1.M=N1*N2,N1,N2

4、(置最小值)片1：D3D2D1D0=1001,(在1111时C=1)，1001~1111,N1=7,片2：D3D2D1D0=0111,,0111~1111,N2=9例习题5.15,用四位二进制(16进制)设计M进制串行进位方式，两片分别置数(置最小值)片1：D3D2D1D0=1001,(在1111时C=1)，1001~1111,N1=7,片2：D3D2D1D0=0111,,0111~1111,N2=9M=7*9=63,Y:CP=1:63例习题5.16,用两片十进制设计M进制并行进位方式，片1：，N1=10,片2：D3D2D1D0=0111,,0111~1001,N2=3M

5、=10*3=30例习题5.16,用两片十进制设计M进制并行进位方式，片1：，N1=10,片2：D3D2D1D0=0111,,0111~1001,N2=3M=10*3=302.M为大于N的素数时，即不能分解为N1*N2用串行或并行进位方式将计数容量扩展为N’进制计数器，M

6、法，复位不可靠，要另外产生进位输出信号同时加到两片的置零端并行进位方式*进位输出信号在28状态译出为负脉冲第28状态产生十位：0010，个位：1000两片同时置数---置0若置最大值，则稍复杂些2.整体置数法例习题5.17,两片都是四位二进制(16进制)并行进位方式，整体置数（0）个位片1：Q3Q2Q1Q0=0010（2）,十位片2：Q3Q2Q1Q0=0101（5）,例习题5.17,两片都是四位二进制(16进制)并行进位方式，整体置数（0）个位片1：Q3Q2Q1Q0=0010（2）,十位片2：Q3Q2Q1Q0=0101（5）,M=5*16+2+1=83减计数××××HHL

7、加计数××××HHLDCBADCBA××LLLLLL×××××××HQDQCQBQADCBACPDCPULDRD输出预置数据输入时钟预置清零异步清零：异步预置数：其它芯片介绍双时钟4位二进制同步可逆计数器74LS193同步加计数：同步减计数：RD=1RD=0,LD=0RD=0,LD=1,CPD=1RD=0,LD=1,CPU=1异步2—5—10进制计数器74LS290返回1.74LS290的外引脚图、逻辑符号及逻辑功能图5-3174LS2902－5－10进制计数器(a)外引脚图(b)逻辑符号输出CP输入异步置数表5-1274L