ESD电路保护设计中的若干关键问题

《ESD电路保护设计中的若干关键问题》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、ESD电路保护设计中的若干关键问题　　兼顾ESD抑制器件的电容和布局因素的超高速数据传输线路保护电路设计师在设计实用而可靠的产品过程中面临着许多静电放电问题。不仅如此，电子产品市场向更高数据吞吐量和信号速度发展的趋势更使这本已复杂的问题雪上加霜。ESD保护基本上分为两类：即在制造过程中的保护以及在“现实”环境中的保护。　　除了保护数据传输线路之外，ESD抑制器件必须保持其信号的完整性。把ESD抑制器设置得距其保护的线路过远有可能降低其有效性。电路板迹线电感会在芯片上引起额外的电压，即“过冲”。为避免发生这一现象，应尽量把ESD抑制器安放

2、得靠近受保护线路。底线是ESD“解决方案”的选择不再像选择一个额定参数与电路工作电压相符的抑制器那么简单。目前，一种比较有效的解决方案是把电路板的布局以及ESD抑制器件的非抑制电特性考虑在内。在深入研究ESD保护的详细内容之前，回顾一下它的基本知识将有所帮助。　　每当两种不同的材料相互接触后分开时，就会产生这种所谓的“摩擦生电”效应。电荷随后转移至电位较低的物体这一现象被称为“静电放电”。　　摆在设计、质量和可靠性组织面前的课题是如何应对其电子产品上的静电转移效应。如果ESD脉冲进入到电子装置的内部，则会对内部电路造成实际损坏。据ESD

3、协会估计：由用户活动所产生的ESD导致的产品受损平均占到27%～33%.不管产品损耗发生在用户端还是在制造过程中，ESD都会招致产品可靠性的下降并减少公司的利润。为了对降低由ESD导致的损耗提供帮助，芯片制造商可以在其集成电路模片中采用TVS结构。这将使得它们性能更加稳定，并有助于提高芯片生产和电路板制造过程的成品率。　　当把电子产品从制造环境中挪到实际日常应用中将产生很大问题。由最终用户生成并引入电子装置的ESD比在受控制造环境中发现的ESD要严重得多。这就意味着一个能在制造过程中实现高成品率的设计有可能在现场使用时产生较大的损耗。因

4、此，人们对ESD的关注焦点已经从芯片强化向系统强化转变。　　ESD抑制：IC或ASIC即使经受住了制造过程的考验也不能保证就能通过用户“实际”使用的检验。目前，设计师有无数现成的ESD保护方案可以选择，包括隔离电路、滤波电路和抑制元件。　　虽然这些方法均能增强电子装置的抗ESD性能，但在选择过程中还需考虑一些固有特性。显而易见的特性包括外形尺寸、引出脚配置、焊点布局和漏电流。但是，随着人们对于电路提供更高的信息吞吐量的要求日益迫切，另一个特性变得非常重要，这就是电容。　　电容和信号完整性：不管是过去还是现在，抑制器的固有封装电容都可被设

5、计师所利用。在信号频率与任何的干扰频率之间具有高隔离度的场合，电容还能够起到滤波的作用。本质上起着类似低通滤波器作用的抑制器为瞬变抑制提供箝位功能，并可对耦合到受保护数据传输线路中的干扰高频信号进行EMI滤波。　　例如，蜂窝电话的耳机终端工作于较低的频率，而ESD和蜂窝电话的工作频率则高得多。这里，从用户角度来看，大电容多层可变电阻和二极管是实施ESD保护的理想选择。它们所具有的一个额外优点是能够对耳机线输出的蜂窝电话辐射信号进行滤波。　　然而，这一“优点”在信号速度提高时却会成为一个“缺点”。人们对于高信息吞吐量的需求对数据传输速率的

6、提高起到了推动作用。这些“高速”数据传输线路的实例包括、IEEE1394、吉位以太网和InfiniBand协议。所有这些协议的数据传输率均超过了100Mbits/s.　　不过，所有这些有助于消除干扰噪声的高传输速度和电容同时又会滤除数据信号本身，导致有可能使系统无法运行的失真数据波形。失真表现为由较慢的上升和下降时间所致的高态/低态瞬变的前沿和后沿被修圆。　　上升和下降时间较慢会给系统带来一些问题，其中最重要的是时序问题。电路在特定的时间需要稳定的“高”态和“低”态。随着各状态之间过渡时间的增加，电路有可能检测到不完整的过渡期，从而将数

7、据误差引入系统。　　只要控制电路的信息与预定的协议相符，电路就会按照原先的设计正常工作。当信号元件性能下降时，电路识别预定信息的能力也随之下降。从电路保护的角度来看，其目的是为电路提供ESD保护并保持数据的完整性，而不是干扰电路的正常工作。　　为了调查封装电容对数据完整性的影响，我们收集了两种数据频率上的测试结果。这里，关键因素并不是所采用的具体技术，而是电容值。测试所采用的产品是：　　pF的PGB0010603PulseGuard抑制器　　pF的ML陶瓷电容器　　pF的ML陶瓷电容器　　660pF的多层可变电阻器　　当12Mbit/s

8、波形的上升时间较快时，则其保持电平的时间要长得多。在此数据传输率条件下，10pF或更小的电容值将使得数据通过时的失真最小。由图可以清楚地看到采用660pF电容值时数据脉冲的前沿和后沿是如何被修圆的。　　这里