欢迎来到天天文库
浏览记录
ID:18919680
大小:410.00 KB
页数:14页
时间:2018-09-24
《eda课程设计66101new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、EDA课程设计报告——数字电子钟——交通灯指导老师:史丽华姓名:卢仕杰专业:10级测控技术与仪器学号:201020303224组员:戢飞142012年12月题目一:数字电子钟的设计一、设计要求与方案1、设计一个具有“时”,“分”,“秒”的十进制数字显示(小时从0~23)的计数器。2、具有手动校时、校分的功能。3、具有整点报时功能。二、实验目的1、掌握多位计数器相连的设计方法。2、掌握16进制,24进制,60进制计数器的设计方法。3、掌握CPLD技术的层次化设计方法。4、了解软件的元件管理含义以及模块元件的连接概念。5、掌握电子电器一般的设计方法,并了解电子产品的研制开发过程。
2、6、培养独立分析问题的能力。三、硬件要求1、6位8段扫描共阴极数码显示管。2、三个按键开关(清零,调时,调分)。四、设计原理数字钟是将“时”,“分”,“秒”显示人的视觉器官的计时装置,它的计时周期为24小时,显示满刻度为23时59分59秒,另外使各校时功能和报时功能,因此,一个基本的电子钟电路主要由“时”“分”“秒”计数器报时电路组成,将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,没累加60秒发送一个“分脉冲”信号,该信号将被送到“时计数器”,“时计数器”采用24进制计数器,可实现对一天24小时的累计,译码显示电路将“时”“分”“秒”计数器的输出状态6段显示译
3、码器译码,通过6位LED7段显示器显示出来。五、详细设计流程(一)顶层文件及仿真图:14由于使用分频器使得总仿真波形图的效果不是很好,为了使仿真图看上去方便,所以仿真时将分频器去掉,同时加了另一个频率比较大的时钟脉冲clk2。总仿真图(部分截图)如下:此时显示时间为:02∶07∶09。此时显示时间为:02∶07∶27。(二)秒位(CNT60)1、程序:14LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYMIAOISPORT(CLK,RESET,setmin:INSTD_LO
4、GIC;daout:OUTSTD_LOGIC_VECTOR(6DOWNTO0);enmin:outstd_logic);ENDMIAO;ARCHITECTUREBYOFMIAOISSIGNALA1:STD_LOGIC_VECTOR(6DOWNTO0);signalq:std_logic;signalm:std_logic;BEGINPROCESS(CLK,RESET,setmin)BEGINIFRESET='1'THENA1<="0000000";q<='0';ELSIFCLK'EVENTANDCLK='1'THENIFA1<16#60#THENIFA1="1011001"T
5、HENA1<="0000000";q<='1';ELSEA1<=A1+1;q<='0';IFA1(3DOWNTO0)="1001"THENA1<=A1+7;ENDIF;ENDIF;ENDIF;ENDIF;ENDPROCESS;daout<=A1;m<=(setminandclk);enmin<=(morq);ENDARCHITECTUREBY;142、秒位波形仿真图:14(三)分位(cnt11)1、程序:14LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYFENISPORT
6、(CLK,clk2,RESET,sethour:INSTD_LOGIC;daout:OUTSTD_LOGIC_VECTOR(6DOWNTO0);enhour:outstd_logic);ENDFEN;ARCHITECTUREBYOFFENISSIGNALA1:STD_LOGIC_VECTOR(6DOWNTO0);signalq:std_logic;signalm:std_logic;BEGINPROCESS(CLK,clk2,RESET,sethour)BEGINIFRESET='1'THENA1<="0000000";q<='0';ELSIFCLK'EVENTANDCLK=
7、'1'THENIFA1<16#60#THENIFA1="1011001"THENA1<="0000000";q<='1';ELSEA1<=A1+1;q<='0';IFA1(3DOWNTO0)="1001"THENA1<=A1+7;ENDIF;ENDIF;ENDIF;ENDIF;ENDPROCESS;daout<=A1;m<=(sethourandclk2);enhour<=(morq);ENDARCHITECTUREBY;142、分位程序仿真图:14(四)时位(CNT24)1、程序:14LIBRARYI
此文档下载收益归作者所有