欢迎来到天天文库
浏览记录
ID:18909908
大小:167.50 KB
页数:9页
时间:2018-09-26
《微机原理实验指导书》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、微机原理实验指导书(版本0.1)控制科学与工程系说明本实验指导书是依据西安唐都科教仪器公司的产品手册编制,在实验中心相关领导和实验工作人员的帮助下完成的,在此表示感谢。本次实验包括两个实验系统。任意完成其中一个即可。实验3-1基本I/O接口电路设计实验1.实验目的(1)掌握基本I/O接口电路的设计方法。(2)熟练汇编语言I/O端口操作指令的使用。2.实验设备PC微机一台、TD-PIT+实验系统一套。3.实验内容利用三态缓冲器74LS245、锁存器74LS374设计微机总线和外部设备的数据通道,实现微机对外部输入数据的读取和对输出数据的输出
2、。用开关及LED显示单元的开关和数据灯作为输入和输出显示设备,将读到开关的数据显示在数据灯上。4.实验原理(1)输入接口设计输入接口一般用三态缓冲器实现,外部设备输入数据通过三态缓冲器,通过数据总线传送给微机系统。74LS245是一种8通道双向的三态缓冲器,其管脚结构如图1所示。DIR引脚控制缓冲器数据方向,DIR为1表示数据由A[7:0]至B[7:0],DIR为0表示数据由B[7:0]至A[7:0]。G引脚为缓冲器的片选信号,低电平有效。图174LS245双向三态缓冲器管脚图(2)输出接口设计输出接口一般用锁存器实现,从总线送出的数据可
3、以暂存在锁存器中。74LS374是一种8通道上沿触发锁存器。其管脚结构如图2所示。D[7:0]为输入数据线,Q[7:0]为输出数据线。CLK引脚为锁存控制信号,上升沿有效。当上升沿到时,输出数据线锁存输入数据线上的数据。OE引脚为锁存器的片选信号,低电平有效。图274LS374上沿触发锁存器管脚图(1)输入输出接口设计用74LS245和74LS374可以组成一个输入输出接口电路,既实现数据的输入又实现数据的输出,输入输出可以占用同一个端口。是输入还是输出用总线读写信号来区分。总线读信号IOR和片选信号CS相“或”来控制输入接口74LS24
4、5的使能信号G。总线写信号IOW和片选信号CS相“或”来控制输出接口74LS374的锁存信号CLK。实验系统中基本输入输出单元就实现了两组这种的电路,任意A组的电路连接如图3所示。图3用74LS245和74LS374组成的输入输出接口电路1.实验说明及步骤本实验实现的是将开关K[7:0]的数据通过输入数据通道读入CPU的寄存器,然后再通过输出数据通道将该数据输出到数据灯显示,该程序循环运行,直到按动键盘上任意按键再退出程序。实验程序流程如图4所示。参考实验接线如图5所示。实验步骤如下。(1)确认从PC机引出的两根扁平电缆已经连接在实验平台
5、上。(2)参考图5所示连接实验线路。(3)首先运行CHECK程序,查看并记录与片选信号对应的I/O端口始地址。(4)参考实验流程图编写程序,注意使用正确的端口地址,然后编译链接。(5)运行程序,拨动开关,观看数据灯显示是否正确。图4基本I/O接口设计实验参考程序流程图图5基本I/O接口设计实验参考接线图1.实验程序:;8位I/O接口电路设计实验;****************根据查看端口资源修改下列符号值*******************IOY0EQU9C00H;片选IOY0对应的端口始地址;********************
6、*********************************************STACK1SEGMENTSTACKDW256DUP(?)STACK1ENDSDATA1SEGMENTMESDB'Pressanykeytoexit!',0AH,0DH,0AH,0DH,'$'DATA1ENDSCODESEGMENTASSUMECS:CODE,DS:DATA1START:MOVAX,DATA1MOVDS,AXMOVDX,OFFSETMES;显示退出提示MOVAH,09HINT21HA1:MOVDX,IOY0;读写基本I/O单元低8位的
7、端口INAL,DXOUTDX,ALMOVAH,1;判断是否有按键按下INT16HJZA1;无按键则跳回继续循环,有则退出QUIT:MOVAX,4C00H;结束程序退出INT21HCODEENDSENDSTART实验3-2地址译码电路设计实验1.实验目的(1)学习3-8译码器在接口电路中的应用。(2)掌握地址译码电路的一般设计方法。2.实验设备PC微机一台、TD-PIT+实验系统一套。3.实验内容用74LS138译码器设计地址译码电路,并用其输出作为基本输入输出单元的片选信号,使用设计的端口地址编写程序,实现数据的输入输出。4.实验原理微机
8、接口电路中,常采用74LS138译码器来实现I/O端口或存储器的地址译码。74LS138有3个输入引脚、3个控制引脚及8个输出引脚,其管脚信号如图6所示。当3个控制信号有效时,相应于输入信号A
此文档下载收益归作者所有