《数字系统设计》实验指导书new

《数字系统设计》实验指导书new

ID:18794854

大小:1.34 MB

页数:24页

时间:2018-09-22

《数字系统设计》实验指导书new_第1页
《数字系统设计》实验指导书new_第2页
《数字系统设计》实验指导书new_第3页
《数字系统设计》实验指导书new_第4页
《数字系统设计》实验指导书new_第5页
资源描述:

《《数字系统设计》实验指导书new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、目录第二章实验项目2实验一熟悉MAXPLUSⅡ设计环境2实验二原理图输入设计8位加法器9实验三简单组合和时序电路VHDL设计17实验四含有控制信号的计数器VHDL设计18实验五数码显示电路的VHDL设计19实验六状态机设计ADC0809采样控制电路21附录:实验系统目标板上EPF10K10LC84管脚图24第二章实验项目实验一熟悉MAXPLUSⅡ设计环境(验证性实验)一、实验目的了解MAX+PLUSⅡ开发集成环境的输入编辑器、HDL综合器、仿真器、适配器和下载器,熟悉EDA设计流程。二、实验内容熟悉MAXPLUSⅡ操作界面和

2、基本操作步骤。三、实验仪器与器材GW48-CK实验箱和PC机。四、实验基本原理MAX+plusII界面友好,使用便捷,被誉为业界最易用易学的EDA软件。MAX+plusII支持原理图、VHDL和Verilog语言文本文件,以及波形与EDIF等格式的文件作为设计输入,并支持这些文件的任意混合设计。MAX+plusII具有门级仿真器,可以进行功能仿真和时序仿真,能够产生精确的仿真结果。在适配之后,MAX+plusII生成供时序仿真用的EDIF、VHDL和Verilog三种不同格式的网表文件。MAX+plusII支持主流的第三方E

3、DA工具,如Synopsys、Cadence、Synplicity、Mentor、Viewlogic、Exemplar和ModelTechnology等。MAX+plusII支持除APEX20K系列之外的所有AlteraFPGA/CPLD大规模逻辑器件。附图3-1MAX+plusII的管理器窗口MAX+plusII的管理器窗口可以对MAX+plusII的所有功能进行管理和控制。图3-2MAX+plusII的图形编辑器MAX+plusII图形编辑器(GraphicEditor)是一个国标选取模式的程序,可快速建立简单或复杂的设

4、计。完成的文件格式为*.gdf,也可读入OrCAD*.sch。附图3-3MAX+plusII的HDL文本编辑器MAX+plusII的HDL文本编辑器是很有弹性的工具,提供多种硬件描述语言的文字编辑与合成的环境。其中包括有:1、AlteraHardwareDescriptionLanguage(AHDL)2、VeryHighIntegratedCircuitHardwareDescriptionLanguage(VHDL)3、VerilogHardwareDescriptionLanguage(VeriligHDL)以AHDL

5、语法编写的文件格式为*.tdf,以VHDL语法编写的文件格式则为*.vhd,而以VerilogHDL语法编写的文件格式则为*.v。可以设计程序创建一个符号文件供图形编辑器使用。附图3-4MAX+plusII的波形编辑器MAX+plusII的波形编辑器是个可做多方面应用的编辑器:一方面可用来设计电路,其文件格式为*.wdf,另一方面则可以用来观察或输入仿真时的波形,文件格式为*.scf。附图3-5MAX+plusII的符号编辑器MAX+plusII的符号编辑器可以用来观看一个逻辑电路的符号,也可以编辑或创建符号文件,文件的格式

6、为*.sym。可由电路图编辑器中选取符号文件以图形模式编辑。附图3-6MAX+plusII的编译器窗口MAX+plusII的编译功能是将电路设计文件转换成编程下载用的输出文件,包括*.pof文件与*.sof文件。编译成功后还会产生一些文件名相同但扩展名不同的文件,如*.cnf文件、*.rpt文件与*.snf文件。设计的程序必须经过编译后才可以进行时序分析、仿真与下载。附图3-7MAX+plusII的主菜单MAX+plusII的主菜单用于启动各种应用功能,并在各种应用功能间切换。附图3-8MAX+plusII的新建文件MAX+

7、plusII的新建文件中包括4种类型,图形编辑文件(GraphicEditorfile)、符号编辑文件(SymbolEditorfile)、文本编辑文件(TextEditorfile)和波形编辑文件(WaveformEditorfile)。附图3-9MAX+plusII的仿真器界面MAX+plusII的仿真功能非常强大,能够测试显现出所设计电路的逻辑与时序,故利用此仿真功能可以验证电路的正确性,并可以找出错误的原因。附图3-10MAX+plusII的时序分析器界面MAX+plusII的时序分析功能可用来分析设计编译后合成的性

8、质。将电路设计文件转换成下载用的输出文件,例如*.pof文件与*.sof文件。借助时间分析的功能可达到最佳的布局规划,从而加快所设计器件的的处理速度,时序分析器包括延时矩阵分析、建立和保持时间分析以及寄存器性能分析。附图3-11MAX+plusII的底层图编辑器界面MAX+plusII的底

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。