2013年度计划文档 (32)

2013年度计划文档 (32)

ID:18526322

大小:183.00 KB

页数:16页

时间:2018-09-19

2013年度计划文档 (32)_第1页
2013年度计划文档 (32)_第2页
2013年度计划文档 (32)_第3页
2013年度计划文档 (32)_第4页
2013年度计划文档 (32)_第5页
资源描述:

《2013年度计划文档 (32)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、航天772所高校专项科研计划2013年度招标项目指南(简版)目录一、项目指南11.1基于SoPC芯片的微纳卫星综合电子系统设计与测试技术11.2基于8位微控制器的全数字DC/DC模块的设计21.3ESD设计技术研究31.41Gbps~2.5Gbps高速Serdes电路研究41.5SpaceWire总线应用开发环境设计51.6星载异构多核可重构SoC集成开发环境设计61.7SPARCV8处理器仿真模型接口设计及验证71.8倒装焊陶瓷封装可靠性评估及检测81.9低照度微光探测器91.10高帧频CMOS相机图像采集

2、处理技术101.11FPGA测试向量开发自动化技术111.12伪距定位算法研发121.13高精度载波相位定位算法研究131.14基于硅基技术的射频功率放大器(RFPA)设计14二、特别声明15三、联系方式1515一、项目指南1.1基于SoPC芯片的微纳卫星综合电子系统设计与测试技术1.1.1研究内容该项目面向微纳卫星综合电子应用,兼容CubeSat、NanoSat标准卫星接口低轨应用,基于国产SoPC芯片研发兼容CubeSat架构的微纳卫星综合电子系统及其配套软件。研究内容包括:1)基于SoPC芯片计算机板设

3、计、调试;2)操作系统及其BSP移植;3)多传感器融合控制算法研制和移植;4)搭建演示系统及其系统测试。注:此项目甲方可提供相关硬件模块和软件环境。1.1.2成果形式1)计算机板2)控制软件C语言源码和matlab仿真环境3)实验演示系统4)设计文档、使用手册、实验报告、论文1.1.3技术指标1)SPARCV8处理器内核2)控制软件姿态定位精度(二维定位精度<10m;高程精度<12m;三轴指向精度:<10)3)尺寸、重量符合详版要求1.1.4研制周期和课题经费研制周期:2年。课题经费:35万元。151.2基于

4、8位微控制器的全数字DC/DC模块的设计1.2.1研究内容依托于我所8位微控制器、ADC转换器、模拟开关和功率驱动器件,研究全数字DC/DC的基础部分拓扑结构和核心部分控制器,形成一套完整的全数字DC/DC解决方案。研究内容包括:1)全数字DC/DC的拓扑结构;2)核心控制器的体系结构和算法;3)全数字DC/DC模块的演示实验板。1.2.2成果形式序号文档代码演示环境1成果物清单核心控制器代码全数字DC/DC模块功能演示板2项目工作报告验证环境及激励代码3验证测试报告其他代码1.2.3技术指标1)输入电压:2

5、8V2)输出电压:单路输出,+5V3)输出功率:5W4)输出输入隔离:是5)输出纹波:50mVp-p6)效率:90%7)过压保护:额定输出电压以上±10%8)上电过冲:<5%额定电压,单调上升9)输出电压:可调节1.2.4研制周期和课题经费研制周期:2年。课题经费:20万。151.3ESD设计技术研究1.3.1研究内容1)CMOS集成电路高压输入ESD防护技术基于指定工艺,可保证80PIN芯片2000VESD(HBM)通过的保护结构。2)多电压域混合信号SoC全芯片ESD设计技术基于指定工艺,针对三个(含)以

6、上domain域的ESD设计技术研究,解决嵌入式模拟IP隔离引起的多个(三个以上)电压域之间的全芯片ESD减弱问题。3)器件级、电路级ESD仿真技术研究基于指定工艺,针对不同结构的有效器件与电路,开发ESD仿真环境,建立ESD仿真模型,掌握ESD仿真方法,达到可预先评估ESD设计水平的目的。1.3.2成果形式序号文档版图及模型1成果物清单器件及电路级ESD模型2项目工作报告多电压域ESD设计结构原理图、版图3ESD建模方法及仿真流程高压输入端口ESD设计结构原理图、版图4多电压域ESD设计文档5高压输入端口E

7、SD防护文档1.3.3技术指标研究内容技术指标高压输入端口ESD防护技术输入正负10V,电源电压3.3V80PIN全芯片测试HBM:2000VESD仿真技术器件级仿真结果与测试电路测试结果误差小于20%电路级仿真结果与实测结果误差小于200V多电压域ESD设计技术三个(含)以上电压域600PINSOCESD2000V(HBM)1.3.4研制周期和课题经费研制周期:2年。课题经费:20万。151.41Gbps~2.5Gbps高速Serdes电路研究1.4.1研究内容本课题的研究对象为8b/10bSerdes,工

8、作频率1Gbps~2.5Gbps,工作电压2.5V,具有片上8-bit/10-bit编/解码器及Comma检测功能,用片上PLL实现对低速参考时钟的频率综合。通过本课题的研究,需实现以下关键技术的突破:1)高速时钟和数据恢复(CDR)技术2)串行输出的可编程预加重(ProgrammablePreemphasis)技术3)信号丢失检测(LOS)技术4)COMMA检测(CommaDetect)技术1.4

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。