可编程器件eda技术与实践试卷2

《可编程器件eda技术与实践试卷2》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、华北航天工业学院试题课程名称：可编程器件EDA技术与实践试卷种类：期末考试（A）卷，共5页班级：姓名：学号：成绩：———————————————————————————————一二三四五一.填空（20分）1．CPLD的基本结构看成由、、和等三部分组成。2．图形文件的扩展名是，仿真通道文件的扩展名是，波形文件的扩展名是，使用VHDL语言，文本设计文件的扩展名是。3．VHDL基本结构为.，.PACKAGE定义区，，，和CONFIGURATION定义区。4．指出下面图形中节点的类型.ctrlclkstateQ[3..0]5．结构体的描述方式:描述、描述、描述。6．填出标注框中的内容LIBRARYi

2、eee;USEieee.std_logic_1164.all;ENTITYif_caseISPORT(a,b,c,d:INStd_Logic;sel:INStd_Logic_Vector(1downto0);y,z:OUTStd_Logic);ENDif_case;ARCHITECTURElogicOFif_caseISBEGINif_label:PROCESS(a,b,c,d,sel)BEGIN168IFsel="00"THENy<=a;ELSIFsel="01"THENy<=b;ELSIFsel="10"THENy<=c;ELSEy<=d;ENDIF;ENDPROCESSif_label

3、;二、简答题20分（每题5分）1.什么是边界扫描测试技术?它解决什么问题?1．简述MAX+PLUSⅡ的设计流程。4．设计时怎样选择CPLD和FPGA芯片？三、判断下列语句是否正确，如有错误请在相应上改正。（10分）1．下列程序是用VHDL语言编写的上升沿控制的D触发器（原理图如下）libraryieee；useieee.std_logic_unsigned.all；entitydff1isport(clk,d:instd_logic；图1Q:outstd_logic)enddff1；architectureoneofdisbeginprocessbeginifclk='1'thenQ<=d;

4、endif;endprocess;endd;168四、解释程序（30分）要求：1．解释带有下划线的语句。2．画出该程序的引脚示意图。3．说明该程序逻辑功能。程序一libraryieee;useieee.std_logic_1164.all;ENTITYmux21isport(a,b,s:inbit;y:outbit);endmux21a;architectureoneofmux21isbeginy<=awhens='0'elseb;endone;程序二Libraryieee;Useieee.std_logic_1164.all;Useieee.std_logic_unsigned.all;E

5、ntityup_downisPort(clk,rst,en,up:instd_logic;Sum:outstd_logic_vector(2downto0);Cout:outstd_logic);End;Architectureaofup_downisSignalcount:std_logic_vector(2downto0);BeginProcess(clk,rst)BeginIfrst=’0’thenCount<=(others=>’0’);Elsifrising_edge(clk)thenIfen=’1’thenCaseupis168When‘1’=>count<=count+1;Wh

6、enothers=>count<=count-1;Endcase;Endif;Endif;Endprocess;Sum<=count;Cout<=’1’whenen=’1’and((up=’1’andcount=7)or(up=’0’andcount=0))else‘0’;End;五、编程题20分（每题10分）l．编写包含以下内容的实体代码端口D为12位输入总线端口OE和CLK都是1位输入端口AD为12位双向总线端口A为12位输出总线端口INT是1位输出端口AS是一位输出同时被用作内部反馈2．利用MAX+PLUSⅡ库中元器件D触发器（图形符号见图1）和与元件例化，完成如下图所示的电路设计。m

7、y_designd[11:0]oeclkad[11:0]a[11:0]intas168