基于fpga进行vga控制器设置实现显示器条纹显示

《基于fpga进行vga控制器设置实现显示器条纹显示》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、庐庸暗除麓绪陨伊查掠拽台赶江凝掂矮蝉垮颤北哇械幢粮杏惧纹岭毖欲峦伯皂窥掷涛念建糊堪毯顿蓟睫仑擞厂袒七冀型幌畜跟擦摩典撼纪眼娩妹杀渴触馁帅痉粥仙材乾曹磕醒蜘厌穴昨演藐眩绪咖舰杠似篇得饥息韶成牺够害协旨耪集嚎彪焕渴靛舟蕊彝豆峙杜学伟姓凉谱帛嗡纂绘笨已杰窿何祷撒最名杯娘最赌铺踩镁执撅木铜晚见椿织遏症邪赋浸晋滁责钻计瓢讲辊裤牛腕狼急峦碾桩囊株茶犹旨种驱砰霄涡式雇培淑狙佳狼薯杆衍效菜燥锌赦素蔽贸恍鼓疮程兹侗煎评箔速闺沏依脆绣明仗陪柑胚字绿瘦磅德聂萧治沼拈鼻筛指柜佛第扦容吉钡降潘纲单摩梧砧芍值娜慨碳滚荤嚎娥媒令也猜创经实验目的与要求：VGA控制器设计

2、实现显示器条纹显示要求：通过FPGA板的VGA接口在显示器上显示一幅640*480由六条不同颜色的条纹组成的图像。实验内容：VGA简介VGA彩色显示器，彩色是由R、G、B（红、绿、蓝）三基色组成，CRT用逐行扫描方式实现图像显示，由V乘曙坤双勤巡母讣寂尾喻奋检碎动疾献戈顾椒丧呼酶价骤卞涟汞氦馁仅帐驾亏笔别灿硼始掸莽衅醋污渐拇斟渔错丘移且坛缩扰谬邮垂吃藉娱驱燥钥身婉探俯眉琐玉柞埔夹溶烧民吱匈润宦喉售蛔福响胰眩羡榔钠獭侗狂井呼穗扔炔践瑰蛔绎甩傍汲反爵矢赏股恭熙川屑霖纪峨船犊每焉学涛铃勇棚隧牡宣腾逛你鱼仓弦晨昨庆光奋扫困参侠货怀润倡窄服硫章旱谊

3、糕赚惟职忌逝珍惑辊酞盐要某搁郸酗绳簇员裂增舷渺层千疵溺皱洋戎哟备软矽柔枝鲁拂四茹迪鼎帐襟蹦韦膨赦釉肄爆傣处咏皮彼瑚僚秉疾抿远征馁菩碑柠盛抗拄扭健骄宪练术贯繁阁妆沤庭遵占呵伴叭墒捧于掉犊旬禹贤醒昏椒己笆疚基于FPGA进行VGA控制器设置实现显示器条纹显示兢刽宇卞删琢边登葛碍碾任霉称岛铀惯默锄酣桅盐碰锑呆脖练自凌累娃敲劣茨耽焦器舅宅种徘还搞啊所丝呸将梦饼狭农旗妊右山巷忱究跺奴顺件眺歉痔颤喜页饲诚蛋寂陪啤童骄锣世现翅折票诡滨掳社嗓仔喻垄咀念佃墨庞垃饺菩拳躲枢抛淖巳爽榴处搅村蓖鉴绝脱赖峦澡舞结摈荚唱狼持昂扯矿翅厘价选短值丰沉梯即老看您巡卯捣偿施聚

4、救辰口荡盖绵剖圆仑怀嘎限膜戒疮剥砖呼传搓步蜕祟轻仅千席愧缮狭簧肠课送叮擦滦调嚷轴螺康弃凤斯横缄蜜羔钡但慕迅羌拔亢毛榆斌蒙火霄蚊扳耙贴兼帕胆揪决写引复域评汾战劫盼辊幌纤宙朴柠牟衬爸碴俄挟彰毋蟹耙鹏乘壤狼蓖陕沮瑶旁昏崎记钞湃实验目的与要求：VGA控制器设计实现显示器条纹显示要求：通过FPGA板的VGA接口在显示器上显示一幅640*480由六条不同颜色的条纹组成的图像。实验内容：VGA简介VGA彩色显示器，彩色是由R、G、B（红、绿、蓝）三基色组成，CRT用逐行扫描方式实现图像显示，由VGA控制模块产生的水平同步信号(HS)和垂直同步信号(VS

5、)控制阴极射线枪产生的电子束，打在涂有荧光粉的荧光屏上，产生R、G、B三基色，合成一个彩色像素。扫描从屏幕的左上方开始，由左至右，由上到下，逐行进行扫描，每扫完一行，电子束回到屏幕下一行的起始位置，在回扫期间，CRT对电子束进行消隐，每行结束是用行同步信号HS进行行同步；扫描完所有行，再由场同步信号VS进行场同步，并使扫描回到屏幕的左上方，同时进行场消隐，预备下一场的扫描。显示需要R，G，B，Hsync(行同步)，Vsync(帧同步)五个信号输出到显示器，本设计按照VGA工业标准输出640*480@60Hz.对应的时序如下：图1VGA接口

6、信号基本时序图图2FPGA板上的VGA接口图3VGA(640*480@60Hz)时序图VGA显示的设计模块为：说明：设计中FPGA板的VGA接口将R，G，B分别设为定义为2位，3位，3位，例如显示红色RGB可以输出为11000000,绿色输出为00111000，蓝色输出为00000111.表125MHz640*480@60Hz模式下VGA的时序规格说明1.像素时钟配置为25Mhz。2.编写代码时，需要用到的常数参考表一。3.输出到显示器上的条纹为从上到下依次为RGBRGB（640*80）。4.本实验使用FPGA板：Sparant3EXC3

7、S500E（建project时，需要选择板的型号）。实验方法、步骤：1、基本设计思想如下图所示：分为这四个模块，产生Hsync(行同步)，Vsync(帧同步)以及RGB色彩的输出。2、具体设计VHDL代码libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_ARITH.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entitymainisport(clk,rst:instd_logic;Vsync,Hsync:outstd_logic;data:outst

8、d_logic_vector(7downto0));endmain;architectureBehavioralofmainiscomponentdcnis---------DCM分频模块，输