数字电路基础_d05-03寄存器和移位寄存器new

数字电路基础_d05-03寄存器和移位寄存器new

ID:17945479

大小:255.00 KB

页数:6页

时间:2018-09-11

数字电路基础_d05-03寄存器和移位寄存器new_第1页
数字电路基础_d05-03寄存器和移位寄存器new_第2页
数字电路基础_d05-03寄存器和移位寄存器new_第3页
数字电路基础_d05-03寄存器和移位寄存器new_第4页
数字电路基础_d05-03寄存器和移位寄存器new_第5页
资源描述:

《数字电路基础_d05-03寄存器和移位寄存器new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、5.3寄存器和移位寄存器5.3.1寄存器寄存器用于寄存一组二值代码,一个触发器能存储一位二值代码,所以用n个触发器组成的寄存器能储存一组n位二值代码。图5-3-l所示是由边沿D触发器组成的4位寄存器74LSl75的逻辑电路图,其输出状态仅取决于CP上升沿到达时刻的输入状态。5.3.2锁存器由同步D触发器组成的寄存器,称为锁存器。图5-3-2所示是双二位锁存器74LS75的逻辑电路图。时钟信号端接入锁存信号,锁存信号没到来时,输出状态随输入状态的改变而变化(相当于输出直接接到输入端,即所谓“透明”),当锁存信号到达时,锁存器输出状态保持锁存信号跳变时的输出状态。寄存器

2、和锁存器虽然都能暂存数码,但是由于采用了不同触发方式的触发器,其适用范围是不同的。5.3.3移位寄存器移位寄存器不但具有寄存器的功能——可以暂存数码,还可以在移位脉冲的作用下数码依次左移或右移。无论左移还是右移都是相对于电路结构而言的。1.单向移存器图5-3-3所示为由4个边沿D触发器组成的移位寄存器。触发器间接移位方式串接,即每个触发器的输出端依次接到下一个触发器的输入端。假定输人信号D为串行数码,依次为1101,移位寄存器的初始状态QoQ1Q2Q3=0000,第一个移位脉冲(时钟脉冲)作用下,数值1存人Fo,Fo的原有Qo(0)移至Fl,依次右移,即QOQlQ2

3、Q3=1000;在第二个移位脉冲作用下,数值0存入Fo,依次右移,有QOQlQ2Q3=0100。单向移位寄存器的状态转换表,如表5-3-1所示。经4个CP触发,与CP同步的串行数码“1101”,就由FO输入端全部移人移存器。这时“1101”码可以从QOQlQ2Q3端并行输出;从而实现了将串行码(时间先后码)转换成并行码(空间位置码)的串/并转换功能,即串入一并出功能。当需要串行输出时,则以Q3为串行输出端,再经4个移位脉冲,移存器中存入的4位数码“1101”可由Q3端全部移出(输出),实现串入一串出功能,从而达到对串行码延时的目的。单向移存器CC4015、CC400

4、6以图5-3-3为主干电路,可以实现串入一串/并出功能。如果首先将四位数码并行地置入移位寄存器的4个触发器中,然后连续加入4个移位脉冲,则移位寄存器里的4位代码将从串行输出端依次输出,从而实现了数据的并入一串出功能。为便于扩展逻辑功能和增加使用的灵活性,在定型生产的移位寄存器集成电路上又附加了数据并行输入、并行输出、异步置零等功能。图5-3-4所示为4位并行单向移存器74LSl95的逻辑电路图和逻辑符号图。由图中可知:①端为异步清零端,负脉冲清零。②CP经G2反相,所以各触发器均由CP上升沿触发。③Do—D3为并行数码输入端;J、为串行数码输入端;Qo一Q3为并行输

5、出端,为末级的互补输出端。④为移位/置数功能控制端。当=0时,与或门G5—G8中右边的与门开放,数据Do—D3通过门G5一G8,在CP触发后,分别存入各触发器,实现并行输入功能。当=l时,与或门G5一G8在CP驱动下,实现右移和串行输入功能.数据由J、K端串行输入。若将J与K端短接,并定为D端、则有因此,要输入串行码时,只需从J、的短接端D输入即可。上述功能归纳如表5-3-2所示。下面通过例题分析74LSl95集成片的应用。[例5—3—1]分析图5-3-5逻辑功能。2.双向移存器移存器不仅能进行单方向移动,通过控制信号,既能左移又能右移,构成双向移存器。图5-3-6

6、所示74LSl94为双向移存器的典型例子。DsR为右移输入端,DsL为左移输入端,S1、So为工作方式控制端。其功能表如表5-3-3所示。[例5-3-2]分析如图5-3-7所示的由4位双向移存器74LSl94构成的分频器的分频系数。要求画出状态转换表和时序图。解(略)与74LS194类似的产品还有8位双向移存器74LSl94除了位数增加外,其他也与74LSl94相同。[例5-3-3]分析图5-3-9所示的程序分频器,说明程序输入与输出之间的逻辑关系。并画出当程序输入A2A1Ao=010时,Qo端对应于CP的输出波形。解:74LSl38是3/8线译码器,它根据输入数据

7、A2AlAo的不同,在对应的输出端子输出低电平,其他输出端子都输出高电平。若程序输入A2AlAo=010,则译码器的输出只有=0,其他输出都为“1”。假设加电后Qo随机的稳定在“0”态,则有Sl=SO=l,74LSl98执行并入操作,CP触发后D7—Do装入Q7—Qo,这时只有Q2=0。因Qo=1,所以Sl=0,SO=l,芯片转人右移操作,再经两个CP的推动,使Q2的“0”移到QO,又有Sl=SO=1,在CP触发后,芯片再次装入D7—Do,Q2又为“0”,如此循环。有关动作波形图如图5-3-10所示。当程序输入A2A1A0=010时,电路完成对CP的三分频功能。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。