寄存器和移位寄存器1

《寄存器和移位寄存器1》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、5.4&5.5寄存器和移位寄存器5.4.1寄存器5.5.1移位寄存器5.5.2集成移位寄存器电路移位寄存器的工作原理双向移位寄存器5.4.2锁存器作用：寄存器是数字系统中用来存储代码或数据的逻辑部件；一个触发器只能存储1位二进制代码，存储n位二进制代码的寄存器需要用n个触发器组成，所以寄存器实际上是若干触发器的集合。5.4.1寄存器实现：主体是触发器且以D触发器居多功能：保存数码－接收、寄存、清除；读出数码触发器型寄存器－74LS175锁存器型寄存器－74LS374（3S）接口器件(8位)－74LS377（

2、3S）集成寄存器74LS175保持××××111D2D3D4D4D3D2D1D10000×××××01Q2Q3Q4Q4D3D2D1DCPRD输出输入保持××××0174LS175的功能表集成寄存器74LS377集成寄存器CC4076锁存器工作原理分析集成8位锁存器74LS3735.4.2锁存器集成寻址8位锁存器74LS2595.4.2锁存器移位寄存器的逻辑功能：既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动5.5移位寄存器按移动方式分单向移位寄存器双向移位寄存器左移位寄存器右移位寄存器移位寄存

3、器的逻辑功能分类并入并出、并入串出、串入并出、串入串出5.5.1移位寄存器电路分析把若干个触发器串接起来构成移位寄存器时钟信号输入端异步清零输入端串行数据输入端串行数据输出端并行数据输出端D2=Q1D1=Q0D3=Q2D0=DIQ0n+1=DIQ1n+1=Q0Q2n+1=Q1Q3n+1=Q2Qn+1=DD触发器的特性方程驱动方程：次态方程：移位脉冲输入数码输出CPDIQ0Q1Q2Q300000设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下：111000110

4、0120301101410115.5.1移位寄存器电路分析时序图CPQ0Q1Q2Q311(D3)00021(D2)1(D3)0030(D1)1(D2)1(D3)041(D0)0(D1)1(D2)1(D3)D3D2D1D0D3D3D3D3123456789D2D2D1D2D1D0D2D1D0D1D0D0经过7个CP脉冲作用后，从DI端串行输入的数码就可以从DO端串行输出。串入串出经过4个CP脉冲作用后，从DI端串行输入的数码就可以从Q0Q1Q2Q3并行输出。串入并出2.双向移位寄存器实现原理S=1S=0右

5、移左移5.5.2集成移位寄存器4位移存器74LS195控制信号完成功能CrSH/LDCP0XX置010↑并行输入11↑右移74LS195功能分析74LS195控制功能分析74LS195数据输入分析置1翻转不变置0完成的功能1110110000/KJ数据输入5.5.2集成移位寄存器4个并行输入端2个控制端控制信号完成的功能MAMB00保持01左移10右移11并行输入4位双向移存器74LS19474LS194的功能表×××××××0010××××0×011移1××××1×011右0×××××0101移1××××

6、×1101左D0D1D2D3D0D1D2D3××111××××非上升沿××××1保持0000×××××××××0D0D1D2D3右移DSR左移DSLMBMAQ0Q1Q2Q3并行输入时钟脉冲CP串行输入控制信号输出输入清零RD功能异步清零同步置数低位向高位移动(右移)高位向低位移动(左移)保持清零置数保持5.5.3移位寄存器的应用并入并出－数据寄存并入串出－多位数据共信道传输串入并出－共信道传输数据接收串入串出－数字延迟可变长度移位寄存器习题习题：P.177-5.37、5.38(a)（第三版）习题：P.226

7、-5.37、5.38(a)（第四版）