资源描述：
《何翠丽(094100111)综合性实验报告new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、本科学生综合性实验报告学号094100111姓名何翠丽学院信息学院专业、班级计算机科学与技术实验课程名称EDA设计与SOPC技术教师及职称云利军[副教授]开课学期2012至2013学年上学期填报时间2012年12月8日云南师范大学教务处编印实验序号实验名称函数发生器设计实验时间2012-12-04实验室睿智楼4幢1021．实验目的a.了解电路系统的设计过程，增加动手能力，理论联系实践b.进一步学习模电放大器，积分器电路的特性和设计方法c.巩固基本的电学仪器的使用方法d.掌握波形的转换电路及通过反馈进行电路控制的方法2．实验原理、实
2、验流程或装置示意图实验原理：本设计实验通过模电教学中常用的集成运放，三极管，电容等器件让学生自主设计简易函数发生器。函数发生器由电压控制，可实现方波，三角波，正，需要在电路中加入反馈，使得电压反向器产生交替的电压形成方波。整个电路基本框图弦波按照一定频率输出。三角波的形成可以通过方波积分形成，而三角波经过单入单出差分放大器后产生饱和失真，三角波顶端变平滑，可近似看做正弦波。要控制方波的输出,必须在积分电路后加入负反馈，使得反向器控制电路交替正负从而形成方波信号。实验流程：1、根据要求画出实验电路图。2、根据电路图，利用Verilo
3、gHDL语言进行设计。modulels138(Y,A,G1,G2);output[7:0]Y;input[2:0]A;inputG1,G2;reg[7:0]Y;wireG;assignG=G1&~G2;always@(AorG1orG2)begin一．实验设计方案if(G)case(A)3'd0:Y=8'b11111110;3'd1:Y=8'b11111101;3'd2:Y=8'b11111011;3'd3:Y=8'b11110111;3'd4:Y=8'b11101111;3'd5:Y=8'b11011111;3'd6:Y=8'b
4、10111111;3'd7:Y=8'b01111111;endcaseelseY=8'b11111111;endendmodule3、首先利用VerilogHDL语言的行为描述方式设计74LS138的逻辑功能，然后再用结构描述方式设计总体电路。moduleexam3(D8,D7,D6,K8,K7,K6);outputD8,D7,D6;inputK8,K7,K6;wire[7:0]Y;wire[2:0]A;wireVCC,GND;assignA[2]=K8;assignA[1]=K7;assignA[0]=K6;assignVCC=
5、1;assignGND=0;ls138u1(.Y(Y),.A(A),.G1(VCC),.G2(GND));nandu2(D8,Y[6],Y[5],Y[4],Y[3]);nandu3(D7,Y[7],Y[3],Y[1]);nandu4(D6,Y[5],Y[3],Y[2]);endmodule4、利用QuartusⅡ系统平台进行仿真，得到仿真的波形图。5、利用函数发生器的RTL视图与原电路图对照以检查设计。3实验设备及材料实验设备：计算机、实验箱材料：实验手册4实验方法步骤及注意事项。实验步骤：1、根据要求画出实验电路图。2、根据电路
6、图，利用VerilogHDL语言进行设计。3、首先利用VerilogHDL语言的行为描述方式设计74LS138的逻辑功能，然后再用结构描述方式设计总体电路。4、利用QuartusⅡ系统平台进行仿真，得到仿真的波形图。5、利用函数发生器的RTL视图与原电路图对照以检查设计。注意事项：该设计实例主要利用结构描述方法与行为描述方法相结合完成设计。在设计过程中，子模块LS138用行为描述方法设计。5实验数据处理方法。（1）验证法。（2）调试法。6参考文献《实验手册》《CPLD/FPGA与ASIC设计实践教程》《集成电路原理及应用》二．实验
7、报告1．实验现象与结果实验现象：电路图实验结果：2、对实验现象、实验结果的分析及其结论正弦波失真。调节R100K电位器RW4，可以将正弦波的失真减小到1%，若要求获得接近0.5%失真度的正弦波时，在6脚和11脚之间接两个100K电位器就可以了。输出方波不对称，改变RW3阻值来调节频率与占空比，可获得占空比为50%的方波，电位器RW3与外接电容C一起决定了输出波形的频率，调节RW3可使波形对称。没有振荡。是10脚与11脚短接了，断开就可以了产生波形失真，有可能是电容管脚太长引起信号干扰，把管脚剪短就可以解决此问题。也有可能是因为20
8、30功率太大发热导致波形失真，加装上散热片就可以了。在设计过程中子模块ls138用行为描述方法设计，顶层模块调用了一个子模块ls138（u1）与三个内置“与门”（u1,u2,u3）模块，程序文件名必须与顶层模块相同，该实例程序说明了如何自己建立模块
