verilog hdl 那些事儿_整合篇

verilog hdl 那些事儿_整合篇

ID:17628959

大小:42.23 MB

页数:614页

时间:2018-09-04

verilog hdl 那些事儿_整合篇_第1页
verilog hdl 那些事儿_整合篇_第2页
verilog hdl 那些事儿_整合篇_第3页
verilog hdl 那些事儿_整合篇_第4页
verilog hdl 那些事儿_整合篇_第5页
资源描述:

《verilog hdl 那些事儿_整合篇》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、VerilogHDL那些事儿-整合篇1VerilogHDL那些事儿-整合篇书语续建模篇和时序篇以后,两者之间如何整合是一门非常重要的功课。在这本《Verilog那些事儿-整合篇》—书中,笔者详细的谈论许多在整合里会出现的微妙思路,如:如何把计数器/定时器整合在某个步骤里,从何提升模块解读性和扩展性。此外,在整合篇还有一个重要的讨论,那就是for,while和do...while等循环。这些都是一些顺序语言的佼佼者,可是在VerilogHDL语言里它们就黯然失色。要在Verilog要实现for和while等循环是一个矛盾的作业,这话何说呢?首

2、先我们可以用Verilog来模仿for和while等循环,这也是第一章的重点。可是随着我们深入了解Verilog各种不同的运行模式,模仿就会失去意义...因为只要有一个指向步骤的i再加上一些整合的技巧,怎么样的循环我们都可以实现,这也是第五章的重点。当然整合篇所讨论的内容不单是循环而已,整合篇的第二个重点是理想时序和物理时序的整合。说实话,笔者自身也认为要结合“两个时序”是一件苦差事,理想时序是Verilog的行为,物理时序则是硬件的行为。不过在它们两者之间又有微妙的“黏糊点”,只要稍微利用一下这个“黏糊点”我们就可以非常轻松的写出符合“两

3、个时序”的模块,但是前提条件是充足了解“理想时序”。整合篇里还有一个重点,那就是“精密控时”。实现“精密控时”最笨的方法是被动式的设计方法,亦即一边仿真,一边估算时钟的控制精度。这显然是非常“传统”而且“古老”的方法,虽然有效但往往就是最费精神和时间的。相反的,主动式是一种讲求在代码上和想象上实现“精密控时”的设计方法。主动式的设计方法是基于“理想时序”“建模技巧”和“仿顺序操作”作为后盾的整合技巧。不说笔者吹牛,如果采用主动式的设计方法驱动IIC和SDRAM硬件,任何一段代码都是如此合情合理。虽然在整合篇里还出现不相关的浮点数。事实上,笔

4、者偶尔在寻找资料的时候才发现浮点数和Verilog有关的参考资料实在少得可怜。激动下,笔者写出浮点数加法器,减法器,乘法器和减法器的现实原理。这样做,一是为了补充这方面资料的不足,二是为了最后一章(优化和平衡)有足够的写作资源。整合篇最后的重点就是模块的优化和平衡。笔者在其中解释到:在优化中常常会出现优化偏向的误点。一般从单片机过度而来的同学,都会把优化偏向“越快越好”,但是在实际里,Verilog的优化是“平衡”的:要嘛就是牺牲资源提升操作速度;要嘛就是牺牲操作速度节省资源;要嘛就是牺牲输出质量来优化前两者。以此类想,最终我们会遇上Ver

5、ilog的各种操作模式。在最后笔者还稍微解释有关组合逻辑设计和转换的知识与技巧。可能是基于建模技巧的优势,笔者设计的模块可以在各种操作模式之间相互转换。总而言之整合篇要讨论的内容都是在:循环,组合逻辑,操作模式,理想时序和物理时序之间盘旋的整合技巧。2VerilogHDL那些事儿-整合篇前言“呵呵呵”,先大笑三声庆祝这本笔记写完了,整个写作的时间有超过一年又几个月之久。整合篇可以说是笔者某个程度的至高作品,内容结合了前两篇的认识以外,有进一步扩展在Verilog世界里的见识。话来笔者也非常回味那些天,早晚奋力写作的日子。一字又一字成行,一行

6、又一行成页,一页又一页成章,多少章的累计最终成书。笔者之所以会动笔写整合篇的原因,除了意在完善建模篇和时序篇的内容以外,目的是为《Verilog那些事儿》-系列,写下完美的句号。严谨来说,整合篇的内容基本上已经超出一般认识的范围,读者能不能接受笔者却不晓得。但是对于笔者来说,忽视整合篇里出现的重点,往往会使自己掉入学习Verilog的瓶颈。这番话不是胡说,而是事实。就好比for循环,有多少人纠结与它呢?实际上,Verilog有没有它都无关紧要,但是网上却有一大堆人不停在问:“for怎样使用?”。很多时候笔者都苦笑不得...啊,抱歉!笔者没有

7、取笑的意思,笔者非常明白他们的心情,因为笔者也有类似的经历。只要换个角度,不停向内思索,答案往往都是那么简单,for只是顺序操作,控制循环的关键字而已。此外还有IIC和SDRAM等问题,也是Verilog的头目怪物之一。一般认为IIC和SDRAM的实现只要符合预期的效果即可,设计的内容不论什么细节和结构。笔者则认为许多参考资料都有意跳过重点巧妙包装细节,设计思路一字乱以外,根本无法学习其中的知识,往往会出现学习的误解。在此,笔者没有自认自己的设计思路是绝对正确,不过至少笔者还留下一颗学习的良心,可以解释的地方则解释,不可解释的地方则提出问题

8、。人们常说“要死也要死得明白”,学习也是一样。呼~整合篇的内容可不是一般的多,笔记也分成上下篇,故读者一定要沉住耐性,万里长城不是用几年的时间建成,而是用几代的时间建成。整合篇是

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。