60进制计数器设计 

ID:16130414

大小:269.50 KB

页数:17页

时间:2018-08-08

60进制计数器设计 _第1页
60进制计数器设计 _第2页
60进制计数器设计 _第3页
60进制计数器设计 _第4页
60进制计数器设计 _第5页
资源描述:

《60进制计数器设计 》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、河南工业职业技术学院数字电路设计报告          《60进制计加法数器的设计》         设计报告      姓名:赵思磊   学号:0503100119 班级:应用电子1001  系别:电子工程系 指导教师:杨旭、张楠  时间:2012-5-28—2012-6-1  第15页共14页  河南工业职业技术学院数字电路设计报告   目录        1.概述·····································································

2、·2  1.1计数器设计目的················································3 1.2计数器设计组成················································3   2.六十进制计数器设计描述···········································4   2.1设计的思路·······················································6   2.

3、2设计的实现·······················································6   3.第15页共14页  河南工业职业技术学院数字电路设计报告 六十进制计数器的设计与仿真····································7 3.1基本电路分析设计··············································7 3.2计数器电路的仿真······································

4、·······10 4.总结········································································13 4.1遇到的问题及解决方法········································13 4.2实验的体会与收获···············································14               u1概述 第15页共14页  河南工业职业技术学院数字电路设计报告 计

5、数器是一个用以实现计数功能的时序部件,它不仅可用来及脉冲数,还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。     计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同步计数器和异步计数器。根据计数制的不同,分为二进制计数器、十进制计数器和任意进制计数器。根据计数器的增减趋势,又分为加法、减法和可逆计数器。还有可预制数和可变程序功能计数器等等。目前,无论是TTL还是CMOS集成电路,都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能和工作波形图以及

6、引出端的排列,就能正确运用这些器件。 计数器在现代社会中用途中十分广泛,在工业生产、各种和记数有关电子产品。如定时器,报警器、时钟电路中都有广泛用途。在配合各种显示器件的情况下实现实时监控,扩展更多功能。 1.1计数器设计目的  1)每隔1s,计数器增1;能以数字形式显示时间。 2)熟练掌握计数器的各个部分的结构。  3)计数器间的级联。 4)不同芯片也可实现六十进制。   1.2计数器设计组成   1)用两个74ls192芯片和一个与非门实现。 2)当定时器递增到59时,定时器会自动返回到00

7、显示,然后继续计时。 3)本设计主要设备是两个74LS160同步十进制计数器,并且由200HZ,5V电源供给。第15页共14页  河南工业职业技术学院数字电路设计报告 作高位芯片与作低芯片位之间级联。 1)两个芯片间的级联。  u2.六十进制计数器设计描述  2.1设计的思路 1)芯片介绍:74LS192为加减可逆十进制计数器,CPU端是加计数器时钟信号,CPD是减计数时钟信号RD=1时无论时钟脉冲状态如何,直接完成清零功能。RD=0,LD=0时,无论时钟脉冲状态如何,输入信号将立即被送入计数器的输出端,

8、完成预置数功能。   2)十进制可逆计数器74LS192引脚图管脚及功能表  3)74LS192是同步十进制可逆计数器,它具有双时钟输入,并具有清除和置数等功能,其引脚排列及逻辑符号如下所示:      图5-4 74LS192的引脚排列及逻辑符号               (a)引脚排列                      (b)逻辑符号   图中:为置数端,为加计数端,为减计数端,第15页共14页  河南工业职业技

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
正文描述:

《60进制计数器设计 》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、河南工业职业技术学院数字电路设计报告          《60进制计加法数器的设计》         设计报告      姓名:赵思磊   学号:0503100119 班级:应用电子1001  系别:电子工程系 指导教师:杨旭、张楠  时间:2012-5-28—2012-6-1  第15页共14页  河南工业职业技术学院数字电路设计报告   目录        1.概述·····································································

2、·2  1.1计数器设计目的················································3 1.2计数器设计组成················································3   2.六十进制计数器设计描述···········································4   2.1设计的思路·······················································6   2.

3、2设计的实现·······················································6   3.第15页共14页  河南工业职业技术学院数字电路设计报告 六十进制计数器的设计与仿真····································7 3.1基本电路分析设计··············································7 3.2计数器电路的仿真······································

4、·······10 4.总结········································································13 4.1遇到的问题及解决方法········································13 4.2实验的体会与收获···············································14               u1概述 第15页共14页  河南工业职业技术学院数字电路设计报告 计

5、数器是一个用以实现计数功能的时序部件,它不仅可用来及脉冲数,还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。     计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同步计数器和异步计数器。根据计数制的不同,分为二进制计数器、十进制计数器和任意进制计数器。根据计数器的增减趋势,又分为加法、减法和可逆计数器。还有可预制数和可变程序功能计数器等等。目前,无论是TTL还是CMOS集成电路,都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能和工作波形图以及

6、引出端的排列,就能正确运用这些器件。 计数器在现代社会中用途中十分广泛,在工业生产、各种和记数有关电子产品。如定时器,报警器、时钟电路中都有广泛用途。在配合各种显示器件的情况下实现实时监控,扩展更多功能。 1.1计数器设计目的  1)每隔1s,计数器增1;能以数字形式显示时间。 2)熟练掌握计数器的各个部分的结构。  3)计数器间的级联。 4)不同芯片也可实现六十进制。   1.2计数器设计组成   1)用两个74ls192芯片和一个与非门实现。 2)当定时器递增到59时,定时器会自动返回到00

7、显示,然后继续计时。 3)本设计主要设备是两个74LS160同步十进制计数器,并且由200HZ,5V电源供给。第15页共14页  河南工业职业技术学院数字电路设计报告 作高位芯片与作低芯片位之间级联。 1)两个芯片间的级联。  u2.六十进制计数器设计描述  2.1设计的思路 1)芯片介绍:74LS192为加减可逆十进制计数器,CPU端是加计数器时钟信号,CPD是减计数时钟信号RD=1时无论时钟脉冲状态如何,直接完成清零功能。RD=0,LD=0时,无论时钟脉冲状态如何,输入信号将立即被送入计数器的输出端,

8、完成预置数功能。   2)十进制可逆计数器74LS192引脚图管脚及功能表  3)74LS192是同步十进制可逆计数器,它具有双时钟输入,并具有清除和置数等功能,其引脚排列及逻辑符号如下所示:      图5-4 74LS192的引脚排列及逻辑符号               (a)引脚排列                      (b)逻辑符号   图中:为置数端,为加计数端,为减计数端,第15页共14页  河南工业职业技

显示全部收起
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。
关闭