数字电子技术课程设计报告纸(交通灯控制器模版)

数字电子技术课程设计报告纸(交通灯控制器模版)

ID:16123135

大小:1.04 MB

页数:118页

时间:2018-08-08

数字电子技术课程设计报告纸(交通灯控制器模版)_第1页
数字电子技术课程设计报告纸(交通灯控制器模版)_第2页
数字电子技术课程设计报告纸(交通灯控制器模版)_第3页
数字电子技术课程设计报告纸(交通灯控制器模版)_第4页
数字电子技术课程设计报告纸(交通灯控制器模版)_第5页
数字电子技术课程设计报告纸(交通灯控制器模版)_第6页
数字电子技术课程设计报告纸(交通灯控制器模版)_第7页
数字电子技术课程设计报告纸(交通灯控制器模版)_第8页
数字电子技术课程设计报告纸(交通灯控制器模版)_第9页
数字电子技术课程设计报告纸(交通灯控制器模版)_第10页
资源描述:

《数字电子技术课程设计报告纸(交通灯控制器模版)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、浙江万里学院电子信息学院课程设计报告数字电子技术课程设计报告题目:基于FPGA的数字频率计设计学年:2011-2012学期:2专业:电气工程及其自动化班级:电气104学号:2010013919姓名陈威指导教师:洪群欢时间:12年2月13日~12年2月17日浙江万里学院电子信息学院116浙江万里学院电子信息学院课程设计报告目录1设计任务与要求12系统设计总体方案13各模块电路具体实现23.1时钟分频模块23.2十进制减法计数模块33.3数码管显示及译码模块53.4交通信号灯电路模块63.5时序状态控制模块64设计测试结果95总结9附录1

2、0116浙江万里学院电子信息学院课程设计报告1设计任务与要求本课题要完成的设计任务与要求如下:(1)绿灯亮预设时间为25s,黄灯亮预设时间为3s,红灯亮预设时间为30s;(2)预设时间通过数码管显示倒计时时间;2系统设计总体方案根据设计任务与要求,交通灯控制器系统主要有分频模块、十进制减法计数模块、数码管显示及译码模块、交通信号灯电路模块、时序状态控制模块等电路模块组成,其系统组成框图如图1所示。分频模块交通灯电路及数码管显示模块时序控制模块计数模块116浙江万里学院电子信息学院课程设计报告图1交通灯控制器系统设计组成框图各模块电路设

3、计的主要思路和具体方案如下:(1)时钟分频模块:通过Verilog硬件描述语言、32.768K晶振、T触发器等不同方法分频得到1HZ的时钟信号;(2)十进制减法计数模块:通过应用VerilogHDL硬件描述语言和用74192来十进制设计减法计数模块;(3)数码管显示及译码模块:通过共阴数码管及共阴译码驱动电路实现倒计时计数的显示;(4)交通信号灯电路模块:在东南西北四个方向安装绿黄红三种颜色的LED灯,四条人行道上分别装上红绿灯,南北对应一组,东西一组,设计成一个模拟现实的道路交通灯;(5)时序状态控制模块:通过应用VerilogHD

4、L硬件描述语言编写控制程序,控制整个系统。116浙江万里学院电子信息学院课程设计报告3各模块电路具体实现3.1时钟分频模块方案一。根据整个系统中各模块电路的需求,本模块主要实现将EDA实验板上50MHz晶振产生的时钟脉冲经过分频得到1Hz的时钟信号,考虑到应用触发器或计数器来设计,电路实现比较困难和繁琐,因此选择应用Verilog硬件描述语言来设计本模块电路,具体程序如下:moduleclk_25(CLK_in,CLK_out);inputCLK_in;outputCLK_out;regCLK_out;reg[25:0]temp;al

5、ways@(posedgeCLK_in)beginif(temp>=25000000)begintemp=0;CLK_out=~CLK_out;endelsetemp=temp+1;116浙江万里学院电子信息学院课程设计报告endendmodule经过QuartusII软件编译综合后,电路的模块图如图2所示。图2时钟分频模块电路图方案二。要获得1Hz的时钟脉冲,还可以应用EDA实验板上32.768K晶振产生的脉冲信号经过CD4060分频。在实验板上已有4Hz的脉冲信号。将4Hz的脉冲信号转化成1Hz,可以应用T触发器来分频,具体电路如

6、图3。116浙江万里学院电子信息学院课程设计报告图3由T触发器构成的时钟分频电路图3.2十进制减法计数模块方案一、用两片74192芯片来实现两位十进制减法计数,以完成设计要求的绿灯亮25秒,黄灯5秒,红灯30秒的倒计时计数项目。下图预制数为30:116浙江万里学院电子信息学院课程设计报告图474192设计的减法计数器电路图方案二。应用VerilogHDL硬件描述语言来设计本模块电路,具体程序如下:modulejishu_25(clk,ld,a,q,cout);inputclk,ld;input[3:0]a;output[3:0]q;o

7、utputcout;reg[3:0]q;regcout;always@(posedgeclkornegedgeld)beginif(~ld)beginq=a;cout=1;endelseif(q>0)116浙江万里学院电子信息学院课程设计报告beginq=q-1;if(q==0)cout=1;elsecout=1;endelseif(q==0)beginq=9;cout=1;endendendmodule模块如图5:3.3数码管显示及译码模块根据7段共阴数码管的显示驱动电路有CD4511和7448,本模块电路选用CD4511作为显示译

8、码驱动电路,具体电路原理图如图5所示。116浙江万里学院电子信息学院课程设计报告116浙江万里学院电子信息学院课程设计报告图5倒计时显示译码模块电路图116浙江万里学院电子信息学院课程设计报告3.4交通信号灯电路模块本模

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。