cyclone iv 器件中存储器模块

cyclone iv 器件中存储器模块

ID:16071224

大小:756.75 KB

页数:18页

时间:2018-08-07

cyclone iv 器件中存储器模块_第1页
cyclone iv 器件中存储器模块_第2页
cyclone iv 器件中存储器模块_第3页
cyclone iv 器件中存储器模块_第4页
cyclone iv 器件中存储器模块_第5页
资源描述:

《cyclone iv 器件中存储器模块》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、3.CycloneIV器件中的存储器模块November2011CYIV-51003-1.1CYIV-51003-1.1Cyclone®IV器件具有嵌入式存储器结构,满足了Altera®CycloneIV器件设计对片上存储器的需求。嵌入式存储器结构由一列列M9K存储器模块组成,通过对这些M9K存储器模块进行配置,可以实现各种存储器功能,例如:RAM、移位寄存器、ROM以及FIFO缓冲器。本应用笔记包含以下几部分内容:■“存储器模式”(第3-7页)■“时钟模式”(第3-14页)■“设计考量”(第3-1

2、5页)概述M9K存储器模块支持以下特性:■每模块8,192个存储器位(包括奇偶校验位,每模块共9,216位)■用于每一个端口的独立读使能(rden)与写使能(wren)信号■Packed模式,该模式下M9K存储器模块被分成两个4.5K单端口RAM■可变端口配置■单端口与简单双端口模式,支持所有端口宽度■真双端口(一个读和一个写,两个读,或者两个写)操作■字节使能,实现写入期间的数据输入屏蔽■用于每一个端口(端口A和B)的时钟使能控制信号■初始化文件,在RAM和ROM模式下预加载存储器中的数据©201

3、1AlteraCorporation.Allrightsreserved.ALTERA,ARRIA,CYCLONE,HARDCOPY,MAX,MEGACORE,NIOS,QUARTUSandSTRATIXwordsandlogosaretrademarksofAlteraCorporationandregisteredintheU.S.PatentandTrademarkOfficeandinothercountries.Allotherwordsandlogosidentifiedastradem

4、arksorservicemarksarethepropertyoftheirrespectiveholdersasdescribedatwww.altera.com/common/legal.html.AlterawarrantsperformanceofitsISOsemiconductorproductstocurrentspecificationsinaccordancewithAltera'sstandardwarranty,butreservestherighttomakechanges

5、toanyproductsand9001:2008servicesatanytimewithoutnotice.Alteraassumesnoresponsibilityorliabilityarisingoutoftheapplicationoruseofanyinformation,product,orserviceRegistereddescribedhereinexceptasexpresslyagreedtoinwritingbyAltera.Alteracustomersareadvis

6、edtoobtainthelatestversionofdevicespecificationsbeforerelyingonanypublishedinformationandbeforeplacingordersforproductsorservices.CycloneIV器件手册,卷12011年11月Subscribe3–2第3章:CycloneIV器件中的存储器模块概述表3-1列出了M9K存储器所支持的特性。表3-1.M9K存储器特性汇总特性M9K模块8192×14096×22048×410

7、24×8配置(深度×宽度)1024×9512×16512×18256×32256×36奇偶校验位v字节使能vPacked模式v地址时钟使能v单端口模式v简单双端口模式v真双端口模式v嵌入式移位寄存器模式(注释1)vROM模式vFIFO缓冲器(注释1)v简单双端口混合位宽支持v真双端口混合位宽支持(注释2)v存储器初始化文件(.mif)v混合时钟模式v上电条件输出端清零寄存器异步清零仅限读地址寄存器和输出寄存器锁存器异步清零仅限输出锁存器读或写操作触发读写:时钟上升沿相同端口read-during-w

8、rite输出端设置为OldData或者NewData混合端口read-during-write输出端设置为OldData或者Don’tCare表3-1注释:(1)需要外部逻辑单元(LE)的FIFO缓冲器和嵌入式移位寄存器,以实现控制逻辑。(2)×32和×36的位宽模式不可用。f要了解关于CycloneIV器件的M9K存储器模块数量的详细信息,请参考CycloneIV器件手册第1卷中的CycloneIV器件系列概述章节。CycloneIV器件手册,Altera公司201

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。