cmos 两级运放设计

cmos 两级运放设计

ID:16048194

大小:2.99 MB

页数:22页

时间:2018-08-07

cmos 两级运放设计_第1页
cmos 两级运放设计_第2页
cmos 两级运放设计_第3页
cmos 两级运放设计_第4页
cmos 两级运放设计_第5页
资源描述:

《cmos 两级运放设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、CMOS两级运放的设计1设计指标在电源电压0-5V,采用0.5um上华CMOS工艺。完成以下指标:共模输入电压固定在()开环直流增益单位增益带宽相位裕度转换速率负载电容静态功耗电流共模抑制比PSRR2电路分析2.1电路图2.2电路原理分析两级运算放大器的电路结构如图1.1所示,偏置电路由理想电流源和M8组成。M8将电流源提供的电流转换为电压,M8和M5组成电流镜,M5将电压信号转换为电流信号。输入级放大电路由M1~M5组成。M1和M2组成PMOS差分输入对,差分输入与单端输入相比可以有效抑制共模信号干扰;M3、M4

2、电流镜为有源负载,将差模电流恢复为差模电压。;M5为第一级提供恒定偏置电流,流过M1,2的电流与流过M3,4的电流。输出级放大电路由M6、M7组成。M6将差分电压信号转换为电流,而M7再将此电流信号转换为电压输出。M6为共源放大器,M7为其提供恒定偏置电流同时作为第二级输出负载。相位补偿电路由Cc构成,构成密勒补偿。3性能指标分析3.1直流分析由于第一级差分输入对管M1和M2相同,有第一级差分放大器的电压增益为:第二极共源放大器的电压增益为所以二级放大器的总的电压增益为3.2频率特性分析设为第一级输出节点到地的总电

3、容,有设表示第二级输出节点与地之间的总电容,有一般,由于远大于晶体管电容,所以远大于,可以解出电路的传输函数为其中:可以得到右半平面零点为从而电路的主极点而次极点由于和远大于,而中最主要的部分为,中则以为主,经过适当近似,可以得到单位增益带宽为3.3共模抑制比分析如果运放有差分输入和单端输出,小信号输出电压可以描述为差分和共模输入电压的方程其中是差模增益,有,是共模增益。共模抑制比的定义为从应用角度考虑可以理解为“每单位共模输入电压的变化引起的输入失调电压的变化”。对于两级运放电路的共模抑制比,有其中,是第一级的共

4、模抑制比,因为第二级是单端输入、单端输出,所以不贡献共模抑制比。由源极负反馈增益可知,等效输入跨导为:如果,那么可以化简为:输出阻抗为:所以共模增益为:得到:3.4转换速率(slewrate)SlewRate也就是压摆率,是指大信号情况下运放的输入端接入较大的阶跃信号,输出信号波形也会发生大的变化,会发生截至或者饱和的现象。输出电压变化对时间的比值叫做压摆率,单位是。对于两级运放,当输入为大的正输入阶跃,截止,的电流流经和,电流镜使得也流经同样的电流。因为截止,这个电流从流过。恒定电流流过在其两端产生一个电压梯度,

5、斜率为。如果提供足够的电流给,那么保持恒定,的漏端电压不变,结果导致的漏端电压呈梯度上升。对于大的负输入阶跃,、和截止,导通,的电流全部流经并流过。由于有足够的电流流过,保持恒定,即的漏端电压不变,导致的漏端电压有负向同样斜率的梯度。压摆率SR为对于负载电容也要充放电。对放电不存在问题,因为当过度驱动(很大)时可以流经很大的电流。但是当对充电时,只能在有限的时间内实现,因为是通过进行充电的。由于有一部分电流要留过,所以只有的电流经过。这样一来,对于正的输入阶跃,的漏端电压会下降,也会减少流经的电流。电流对充电,导致

6、一个正的电压梯度,斜率为所以总的SR是这两个中的最小值,得到为了测量转换速率,将运算放大器输出端与反相输入端相连,如下图所示,输出端接3pF电容。因为单位增益结构的反馈最大,从而导致最大的环路增益,所以能用做最坏情况测量,因此采用这种结构来测量转换速率。摆率的测量方法3.5电源抑制比分析假设正电源和负电源的小信号变化分别为和,出于简化考虑,那么输出小信号电压为其中A+和A-分别是正电源和负电源到输出的小信号增益。将上式改写为其中且正电源抑制比为差模增益除以正电源增益,负电源抑制比为差模增益除以负电源增益。电源抑制比

7、应越高越好,以减小电源对输出的影响。实际中,电源抑制比会随着频率的增加而下降。因为在实际使用中的电源也含有纹波,在运算放大器的输出中引入很大的噪声,为了有效抑制电源噪声对输出信号的影响,需要了解电源上的噪声是如何体现在运算放大器的输出端的。把从运放输入到输出的差模增益除以差模输入为0时电源纹波到输出的增益定义为运算放大器的电源抑制比,式中的vdd=0,vin=0指电压源和输入电压的交流小信号为0,而不是指它们的直流电平。需要注意的是,电路仿真时,认为MOS管都是完全一致的,没有考虑制造时MOS管的失配情况,因此仿真

8、得到的PSRR都要比实际测量时好,因此在设计时要留有余量。电源抑制比的原理图4电路分析设计过程4.1确定米勒电容的大小相位裕量有:要求60°的相位裕量,假设RHP零点高于10GB以上而:所以即由于要求的相位裕量,所以可得到在最大输入情况下,考虑M1处在饱和区,有在最小输入情况下,考虑M5处在饱和区,有本设计中负载是3PF,考虑寄生电容存在,选取的初值为1PF

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。