数字逻辑综合练习

数字逻辑综合练习

ID:16015717

大小:1.48 MB

页数:18页

时间:2018-08-07

数字逻辑综合练习_第1页
数字逻辑综合练习_第2页
数字逻辑综合练习_第3页
数字逻辑综合练习_第4页
数字逻辑综合练习_第5页
资源描述:

《数字逻辑综合练习》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、数字逻辑综合练习一、填空题1.(3AD.08)16=(_________)10=(_____)82.CMOS的最基本的逻辑单元是由_________和_________按照互补对称形式连接起来构成的。3.二值逻辑中,变量的取值不表示_________,而是指______。4.描述时序电路的逻辑表达式为_________、_____和驱动方程。5.用组合电路构成多位二进制数加法器有_________和_____二种类型。6.十进制数(119)10转换为八进制数是,二进制数(0011101010110100)2转换成十六进制数是。7.组合逻辑电路在结构上不存在输出到输入的通路,因此输出

2、状态不影响状态。8.译码器的逻辑功能是将某一时刻的输入信号译成唯一的输出信号,因此通常称为译码器。9.按照数据写入方式特点的不同,ROM可分为掩膜ROM,_________,_________。10.时序逻辑电路的特点是,任意时刻的输出不仅取决于该时刻的输入信号,而且还与电路有关,因此时序逻辑电路具有功能。11.一个ROM的存储矩阵有64行、64列,则存储矩阵的存储容量为个存储。12.低密度的PLD由输入缓冲器、、、输出缓冲器四部分功能电路组成。13.十进制数(0.7875)10转换成八进制数是,十六进制数(1C4)16转换成十进制数是。14.伴随着器件出现,逻辑函数的表示方法开始

3、使用法。15.门电路的输入、输出高电平赋值为,低电平赋值为,这种关系是负逻辑关系。16.组合逻辑电路的输出只与当时的状态有关,而与电路的输入状态无关。17.实现译码功能的组合逻辑电路称为,用来完成编码工作的组合逻辑电路称为。18.时序逻辑电路的输出不仅和有关,而且和有关。19.PLA是将ROM中的地址译码器改为发生器的一种可编程逻辑器件,其均可编程。20.数字ISP逻辑器件有、、ispGAL三类。21.十进制数(0.7875)10转换成八进制数是,十六进制数(1C4)16转换成十进制数是。1.Moore和型时序电路的本质区别是。2.逻辑门电路的输入端个数称为它的(  )系数,门电路

4、带同类门数量的多少称为它的(  )系数。3.组合逻辑电路在任意时刻的()取决于(  )。4.设计多输出组合逻辑电路时,只有充分考虑(  ),才能使电路达到()。5.Mealy型时序逻辑电路的输出是(  )的函数,Moore型时序逻辑电路的输出是(  )的函数。6.化简完全确定()引用了状态(  )的概念。7.一个Mealy型“0011”序列检测器的最简状态表中包含()个状态,电路中有()个触发器。8.消除组合逻辑电路中险象的常用方法有增加惯性延时环节、(  )和(  )三种。9.时序逻辑电路按其状态改变是否受统一时种信号控制,可将其分为(  )和( )两种类型。10.逻辑代数的三条

5、重要规则是指()、反演规则和(  )。11.数字逻辑电路可分为(  )和( )两大类。12.全加器是一种实现两个一位二进制数以及来自低位的进位相加,产生()及(  )功能的逻辑电路。13.由与非门构成的基本R-S触发器,其约束方程为(  );由或非门构成的基本R-S触发器,其约束方程为(  )。14.全加器是一种实现两个一位二进制数以及来自低位的进位相加,产生()及()功能的逻辑电路。15.一个同步时序逻辑电路可以用输出函数表达式、()和(    )三组函数表达式描述。16.()电路任何时刻的稳定输出仅仅只决定于(    )各个输入变量的取值。17.逻辑代数的三条重要规则是指()、

6、(  )和对偶规则 。1.逻辑门电路的输入端个数称为它的(  )系数,门电路带同类门数量的多少称为它的(  )系数。40.组合电路中的险象可根据输入变化前后输出是否相等而分为________和___________。41.可靠性编码有____________、_____________。42.二值逻辑中,变量的取值不表示_________,而是指__________。43.可编程逻辑器件的编程方式可分为_____________和____________两类。44.数字逻辑电路一般分为___________和____________。45.时序电路一般由组合逻辑、_________

7、___和_________三部分组成。46.判断一个电路是否可能产生险象的方法有_________和____________。47.逻辑代数有3条重要规则,即___________、__________和对偶规则。48.低密度的PLD由输入缓冲器、__________、__________、输出缓冲器四部分功能电路组成。49.一个完整的VHDL程序包含:库、程序包、_________、_________、配置等五个部分。50.在由n个变量构成的任意“或”项中,使其值为

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。