欢迎来到天天文库
浏览记录
ID:15813821
大小:36.50 KB
页数:10页
时间:2018-08-05
《组成原理复习资料》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、组成原理复习资料1.图灵机:可计算模型相似性原理&&对偶性原理(时间空间可以相互转化)2.冯诺依曼模型:(运算器)、控制器、输入、输出、存储器现代:(存储器)哈佛结构:3.chapter1&2小结a)计算机系统由软件和硬件组成系统三要素:组成、数据流、控制流b)计算机系统存在层次化结构指令系统层微体系结构层数字逻辑层c)计算机组成vs计算机体系结构机器语言程序员可见的机器属性d)冯诺依曼机e)指令的执行过程指令包括操作码、地址码取指译码取操作数执行写回计算机的工作过程:不断的取指、译码、执行的过程,直到遇到停机指令。f)硬件系统技术指标:主频与性能机器字长:CPU一次
2、能处理数据的位数存储容量运算速度可靠性性价比g)计算思维4.chapter3小结a)总线分类(包括电源线和地线)按位置:片内总线:芯片内部的总线。如在CPU芯片内部,寄存器和寄存器之间寄存器和算逻单元ALU之间(ISA/PCI)系统总线:指CPU主存I/O各大部件之间的信息传输线通信总线:计算机系统之间(USB/IDE/SCSI)按功能:数据(双向、三态)、地址、控制b)总线特性与性能指标--总线时钟,总线周期,总线带宽总线特性:机械特性、电气特性、时间特性、功能特性性能指标:总线宽度(数据总线个数)、带宽、时钟同步/异步、总线复用信号线数(地址、数据、控制总和)、控
3、制方式、负载能力*带宽一次传输字节数/总线周期(与总线时钟频率区别)c)总线结构单总线结构、双总线结构、三总线结构d)总线仲裁集中式:链式、计数器定时、独立分布式:自举、冲突检测、并行竞争循环菊花链选择因素:I/O设备数量总线长度可扩充性、裁决速度要求、公平性要求e)总线通信控制--时序图--同步、异步、半同步、分离式--比特、波特f)总线数据传输总线事务:一对设备之间的一次信息交换过程,一个总线周期内发生的一系列活动包括请求、裁决、地址传输、数据传输、总线释放串行、并行单字节、突发important:同步、异步、半同步、分离设备区分异步:不互锁:CPU向主存写半互锁
4、:CPU访问共享存储全互锁:网络通讯上课提问?南桥:PCIANDIDE/ISA北桥:系统总线andPCI5.总线介绍a)ISAb)PCIc)USBd)前端总线6.chapter4-0a)磁表面存储器原理与磁盘记录格式磁记录机制:磁化极性区别01水平记录,垂直记录OTZ归零制不归零制见1就翻调相制调频制1)非格式化记录容量:磁表面可以利用的磁化单元总数2)格式化记录容量:按某种特定的记录格式所能存储信息的总量约为非格式化容量的60%~70%道密度、位密度技术指标:记录密度、容量、寻址时间、传输率、误码率b)校验方法RAID技术c)flash存储器移动终端设备NORFLA
5、SHNANDFLASH7.chapter4-1a)主存储器的基本组成和技术指标b)主存储器:随机存储器:静态RAM触发器(cache)动态RAM电容充放电(刷新)只读存储器:掩膜式可编程式可擦写式电擦写式c)存储器与cpu的连接字(可变)、字节(固定)d)存储容量的扩展:importante)存储器的校验海明码D4D3D2P3D1P2P1CRC生成多项式111011110111101循环移位法f)提高访存速度的措施采用高速主存采用层次化存储结构采用双端口存储器并行访问存储器,提高存储字长(单体多字、多体并行)8.chapter4-2a)为什么需要cache--性能、结
6、构(使CPU不直接访存,提高速度、让出总线)主存速度跟不上CPU发展结构冲突:总线占用访存冲突b)cache有效性理论基础--局部性(时间、空间)c)影响cache命中率因素容量块长d)cache的读写操作过程读:判断是否命中判断cache是否满写:如何使cache与主存内容保持一致(区分命中与不命中)e)基本结构和映射机制cache存储体(以块为单位和主存交换信息)地址映射变换机构(主存块号与cache块号之间的映射)全相联直接映像组相联映像替换机构f)替换策略g)cache改进:多级分体victimcachewritebufferimportant:全相联直接映像
7、!组相联映像9.chapter4-3a)虚拟存储建立在主存和辅存物理结构的基础上,由硬件mmu和操作系统存储管理软件共同管理。作用:多任务并发执行时,各个任务有各自独立的程序地址空间,大家需要共享有限的物理内存b)虚实映射:程序的虚地址空间与磁盘空间如何对应?三级存储系统:缓存主存辅存!MMUTLB页式段式存储管理模型--段基质段内偏移10.chapter5-1a)接口:可以看做两个系统或两个部件的交接部分既可以看做是两个硬件之间的连接电路又可以看做是两个软件之间的共同逻辑边界I/O接口:硬件电路&软件控制编址方式:统一、独立同步方式:立即响应、异步
此文档下载收益归作者所有