de2 实验练习解答—lab 1 (digital logic) (de2) (quartus ii)

《de2 实验练习解答—lab 1 (digital logic) (de2) (quartus ii)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、http://www.cnblogs.com/halflife/archive/2010/03/12/1684764.htmlAbstractSwitches、LightsandMultiplexersRelease:1.0Byyf.x03/12/2010Introduction这个练习的目的是学习如何连接简单的输入、输出设备到一个FPGA芯片，并且用这些器件实现一个电路。我们将用DE2开发板上的switchesSW17-0作为输入，用LED和7-segmentdisplays作为输出。完成DE2实验练习1（DigitalLogic）对与初学者来说是一个比较大的实验。我估

2、计，每天要花几小时才能完成。这个实验包括6个部分，主要是组合逻辑电路和使用assign语句。PartI：第一次使用assign语句Altera的DE2开发板有18个拨动开关（toggleswitch）和18个红色的LED。PartI非常简单，在实验手册里首先介绍了Verilog的格式，并给出了代码。需要自己做的部分就是把代码粘贴到QuartusII然后运行。当你拨动一个开关（比如Switch1），对应的LED就会亮（比如LEDR1），这部分在实验手册里解释的很详细。Part1代码：1/*23(C)yf.x2010http://halflife.cnblogs.com/45

3、Filename:part1.v67Compiler:QuartusII9.1WebEdition89Description:DemohowtouseSwitchandled1011Release:03/05/20101.01213*/1415//SimplemodulethatconectstheSWswitchstotheLEDRlights1617modulepart1(SW,LEDR);1819input[17:0]SW;//toggleswitches2021output[17:0]LEDR;//redleds2223assignLEDR=SW;2425endm

4、odulePartII：设计一个8位的2选1多路选择器用Verilog设计一个多路选择器有很多种方法。但是在这个实验里，要求只能用门级电路描述。比如：assignm=(~s&x)

5、(s&y);这里x和y是输入，s是选择信号，m是输出。X被定义为SW0到7，Y被定义为SW8到15，S被定义为SW17，M被定义为绿色的LEDG0到7.这部分的完整代码如下。PartII代码：1/*23(C)yf.x2010http://halflife.cnblogs.com/45Filename:part2.v67Compiler:QuartusII9.1WebEdition89Descri

6、ption:Demohowtouseassignstatements1011Release:03/05/20101.01213*/1415//Toplevelfileofpart21617modulepart2(LEDR,LEDG,SW);1819input[17:0]SW;2021output[17:0]LEDR;2223output[7:0]LEDG;2425wires;2627wire[7:0]X,Y,M;2829assignS=SW[17];3031assignX=SW[7:0];3233assignY=SW[15:8];3435assignLEDR=SW;363

7、7assignLEDG=M;3839mux2to1m7(S,X[7],Y[7],M[7]);4041mux2to1m6(S,X[6],Y[6],M[6]);4243mux2to1m5(S,X[5],Y[5],M[5]);4445mux2to1m4(S,X[4],Y[4],M[4]);4647mux2to1m3(S,X[3],Y[3],M[3]);4849mux2to1m2(S,X[2],Y[2],M[2]);5051mux2to1m1(S,X[1],Y[1],M[1]);5253mux2to1m0(S,X[0],Y[0],M[0]);5455endmodule5657//

8、1-bit2-to1multiplexer5859modulemux2to1(s,x,y,m);6061inputs,x,y;6263outputm;6465assignm=(~s&x)

9、(s&y);6667endmodule6869在我的代码里，有一个小技巧。我把RTL代码分成2部分。1个主模块和1个多路选择器模块。通过调用多选器模块，可以很容易的实现设计。（这里因为用到很多引脚，为了方便引脚分配，输入、输出端口名和板上的器件名相同。）PartIII：设计一个3位的5选一多路选择器设计一个3位的5选1多路选择器很简单。如图1