数字频率计设计毕业论文

《数字频率计设计毕业论文》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、江苏财经职业技术学院学生毕业设计（论文）报告系别：机械与电子工程系专业：电子信息班号：10电信学生姓名：王肖肖学生学号：1011202130设计（论文）题目：数字频率计设计指导教师：丁琳设计地点：江苏财经职业技术学院起迄日期：2010.09.06~2012.11.23毕业设计（论文）任务书专业电子信息班级10电信姓名王肖肖一、课题名称：数字频率计设计二、主要技术指标：1、频率范围在0Hz—999999Hz。2、用六个数码管显示，采用8段译码器。3、不用显示计数的过程，只要显示最终的结果。4、设有Hz与KHz

2、两档。5、结果用十进制数显示。三、工作内容和要求：1、以EDA工具为开发平台，利用VHDL硬件描述语言，采用自顶向下和基于库的设计，这样不但可以不必了解硬件结构的设计，从而还能使系统大大地简化，并提高了整体的性能和可靠性。2、用VHDL在CPLD器件上实现一种数字频率计测频系统，能够用十进制数码管显示被测信号的频率，这样不仅能够测量频率，还可以测量其他的物理量，具有体积小、可靠性高和功耗低的特点。四、主要参考文献：1、《EDA技术与项目训练》2、《电子测量技术》3、蒋焕文，孙续，电子测量（第二版），中国计量

3、出版社（中）学生（签名）年月日指导教师（签名）年月日教研室主任（签名）年月日系主任（签名）年月日毕业设计（论文）开题报告设计（论文）题目数字频率计设计一、选题的背景和意义：在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。数字式频率计的测量原理有两类：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法即测周期法，如周期测频法。本设计中使用的就是直接测频法。数字频率计是数字电路中的一个典型应用，实际的硬件设计用到

4、的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。二、课题研究的主要内容：1、制作一个由EDA技术产生的从0Hz—999999Hz的数字频率计，并将所需得到的频率通过数码管显示出来。2、数字频率计主要有5个模块来组成：频率控制模块、十进制计数器模块、锁存模块、译码模块和系统模块。三、主要研究（设计）方法论述：1、首先通过频率控制模块，将cl

5、k信号分频再取反给锁存和计数两个使能端。2、其次通过十进制计数器模块实现对输入信号周期的计数。3、然后通过锁存模块实现对计数器结果的锁存，并将其送入译码模块。4、再通过译码模块实现对计数结果的译码，让其直观地显示于数码管上。5、再然后通过系统模块来实现对各模块功能的整合，并实现整个系统的功能。6、最后修改并最终完成论文设计。四、设计（论文）进度安排：时间（迄止日期）工作内容2011.9.6-2011.9.9查阅相关资料，确定设计题目；2011.9.10-2011.9.23明确设计任务，填写开题报告，拟定初步

6、方案；2011.9.24-2011.10.2了解相关引脚的功能和硬件系统总体方案的初步设计；2011.10.20-2011.10.24完成中期检查表；2011.10.25-2011.10.31查阅资料，撰写初稿2011.11.1-2011.11.7完成初稿，交给指导老师审核；2011.11.8-2011.11.13修改完善毕业设计；2011.11.14-2011.11.19定稿，完成设计；五、指导教师意见：　　　　　　　　　　　　指导教师签名：年月日六、系部意见：　　　　　　　　　　　系主任签名：年月日数字

7、频率计设计目录摘要Abstract第1章前言…………………………………………………………..…………….1第2章EDA的发展历程及其应用……………………………………………….22.1电子设计自动化发展概述…………………………………………….22.1.1什么是电子设计自动化……………………………………………….22.1.2EDA的发展阶段及特点………………………………………………..22.1.3EDA的应用………………………………………………..……………32.2基于EDA的FPGA/CPLD的开发……………

8、………………………….32.2.1FPGA/CPLD的介绍………………………………………………..……32.2.2基于EDA工具的FPGA/CPLD开发流程……………………………….42.2.3用FPGA/CPLD开发的优缺点………………………………………….42.3FPGA设计流程………………………………………………..………..52.4VHDL语言………………………………………………..……………..62.5