综合课程设计报告

《综合课程设计报告》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、基于FPGA的嵌入式51核的数字钟设计摘要此次设计的数字钟具有年、月、日、时、分、秒计数显示功能，以24小时循环计时显示；具有清零，调节小时、分钟功能；具有整点提示、定时报警功能，使用蜂鸣器报警；由键盘输入进行数字钟设计的校时、清零、启停功能。数字钟在日常生活中经常用到，可利用现在所学知识自行设计一个数字钟。我们在本次实验中采用了基于FPGA的嵌入51软核的设计方法。基于EDA技术，在QuartusII工具软件环境下，采用自顶向下的设计方法，在FPGA中嵌入51软核。在FPGA中嵌入51软核后，FPGA就有了51单片机所有的功能，就相当

2、于在51单片机上进行数字钟的设计。系统主芯片采用EP2C5T144C8，由时钟模块、控制模块、显示以及报时模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证。关键字：FPGA；51软核；整点提示；定时报警；对时16目录第一章题目分析31.1、功能要求及指标31.2、设计思路3第二章方案比较与选择42.1方案一42.2方案二42.3方案三5第三章系统各模块设计63.1、8051IP软核的嵌入63.1.1基本结构和功能63.1.28051软核系统构建和软件测试73.2系统软件设计8第四章系统测试9第五章结论10参考文献1016第

3、一章题目分析1.1、功能要求及指标本设计是基于FPGA嵌入式51软核的设计性实验。在FPGA中嵌入51软核后，FPGA就有了51单片机所有的功能，就相当于在51单片机上进行数字钟的设计。此次设计的数字钟具有年、月、日、时、分、秒计数显示功能，以24小时循环计时显示；具有清零，调节小时、分钟功能；具有整点提示、定时报警功能，使用蜂鸣器报警。1.2、设计思路本设计首先要解决的就是嵌入51软核的问题。现在网络上有很多现成的51软核的VQM程序，可以直接拿来使用。把CPU、锁相环、数据RAM、程序ROM，都放在同一片FPGA内，从而构成SOC系

4、统，这将使系统的设计效率和系统性能获得极大的提高，这也是现代电子设计技术的发展方向。其次就是单片机程序编写的问题。在了解数字钟所要实现的功能之后就可以用C来编写程序，只要有一定的单片机编程基础就可以很快写出。图1是总体设计思路框图。图1总体设计思路框图16第二章方案比较与选择2.1方案一利用EDA技术自顶向下的设计方法，完全由VHDL/VerilogHDL硬件描述语言，在QuartusII开发平台下进行编译、仿真、下载，实现基本计时显示和设置、调整时间、闹钟和秒表功能。系统主要由计数器组成，再加上控制及显示电路实现数字钟的设计。系统框图

5、如图2所示。图2基于FPGA控制的系统框图采用硬件描述语言和PLD器件相结合进行数字集成电路的设计简单方便，EDA技术的发展在一定程度上实现了硬件设计的软件化。但是此方法很难实现整点提示这一功能，不能完全实现题目的要求，在定时和对时时也很麻烦，显示界面太单一，不够直观。2.2方案二采用AT89C51为控制核心，使用单片机的T0定时器来实现秒的计数，T1产生1KHZ的报警频率。结合相关的元器件（LCD1602液晶显示器、4*4键盘等），再通过编写单片机程序语言，达到制作数字钟的目的。使用此方法价格便宜，但与使用FPGA相比，前者系统集成度

6、低，外围电路复杂，功耗高。系统框图如图3所示。16图3基于单片机控制的系统框图2.3方案三在FPGA中嵌入51软核，软核在接上ROM、RAM和PLL等外围电路之后就成为一个完整的8051单片机。此单片机CPU核与传统MCS-51单片机完全兼容，但速度约为传统单片机的20倍，优化良好的条件下，主频最高可达250MHz；同样用C或汇编语言完成软件设计，而且系统集成度高，稳定。使用LCD1602作显示器，可以使显示界面更加的直观，多样化。系统框图如图4所示。图4基于51IP软核控制的系统框图综合以上分析、比较，此处选择方案三进行设计。16第三

7、章系统各模块设计3.1、8051IP软核的嵌入3.1.1基本结构和功能图58051结构模块框图图68051原理图元件8051的指令系统与8051/2、8031/2等完全兼容，硬件部分也基本相同，例如可接64KB外部存储器，可接256字节内部数据RAM，含两个16位定时/计数器，全双工串口，含节省功耗工作模式，中断响应结构等等。结构模块框图和原理图元件分别如图5和6所示。与普通8051不同之处主要有：1、8051是以网表文件的方式存在的，只有通过编译综合，并载入FPGA中才以硬件的方式工作，而普通8051总是以硬件方式存在的；2、8051

8、无内部ROM和RAM，所有程序ROM和内部RAM都必须外接。3、以软核方式存在能进行硬件修改和编辑；能对其进行仿真和嵌入式逻辑分析仪实现实时时序测试；能根据设计者的意愿将CPU、RAM、ROM、硬件功能模块