欢迎来到天天文库
浏览记录
ID:15259276
大小:256.77 KB
页数:11页
时间:2018-08-02
《基于quartus2组件dsp_builder设计dds信号发生器》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、基于Quartus2组件DSP_builder设计DDS信号发生器说明:Quartus2中DSP_builder组件建立了Quartus2与Matlab的无缝链接,这样极大的有利于FPGA在信号处理中的应用,本次课题旨在通过建立一个信号发生器来说明DSP_builder的强大之处。传统的DDS信号发生器的设计相对比较复杂(包括相位累加器,地址查找表,D/A),通过传统的编程思想,会比较复杂,DSP_builder则是通过simulink中的Altera库,直接构建DDS模型,再通过signalcomplier
2、生成VHDL语言以及仿真所用的测试脚本(testbench文件),非常方便,并通过simulink和FPGA的仿真工具Modelsim_Atera一起做了对比,两者吻合,达到了预期效果。1.在Simulink中构建DDS模型2.Simulink下的仿真如图所示:3.RTL级仿真(modelsim仿真):4.RTL级视图附:.vhl代码--sinwafe_GN.vhdlibraryIEEE;useIEEE.std_logic_1164.all;useIEEE.numeric_std.all;entitysinw
3、afe_GNisport(Output:outstd_logic_vector(7downto0);--Output.wireInput:instd_logic_vector(0downto0):=(others=>'0');--Input.wireClock:instd_logic:='0';--Clock.clkaclr:instd_logic:='0'--.reset_n);endentitysinwafe_GN;architecturertlofsinwafe_GNiscomponentalt_dsp
4、builder_clock_GNF343OQUJisport(aclr:instd_logic:='X';--resetaclr_n:instd_logic:='X';--reset_naclr_out:outstd_logic;--resetclock:instd_logic:='X';--clkclock_out:outstd_logic--clk);endcomponentalt_dspbuilder_clock_GNF343OQUJ;componentalt_dspbuilder_port_GNXAO
5、KDYKCisport(input:instd_logic_vector(0downto0):=(others=>'X');--wireoutput:outstd_logic_vector(0downto0)--wire);endcomponentalt_dspbuilder_port_GNXAOKDYKC;componentalt_dspbuilder_lut_GNV7OH7CRCisgeneric(use_lpm:natural:=0;reg_addr:natural:=0;reg_data:natura
6、l:=0;family:string:="STRATIX";ADDRWIDTH:positive:=8;DATAWIDTH:positive:=8;RAMTYPE:string:="AUTO");port(aclr:instd_logic:='X';--clkclock:instd_logic:='X';--clkena:instd_logic:='X';--wireInput:instd_logic_vector(ADDRWIDTH-1downto0):=(others=>'X');--wireOutput
7、:outstd_logic_vector(DATAWIDTH-1downto0);--wiresclr:instd_logic:='X'--wire);endcomponentalt_dspbuilder_lut_GNV7OH7CRC;componentalt_dspbuilder_gnd_GNisport(output:outstd_logic--wire);endcomponentalt_dspbuilder_gnd_GN;componentalt_dspbuilder_vcc_GNisport(outp
8、ut:outstd_logic--wire);endcomponentalt_dspbuilder_vcc_GN;componentalt_dspbuilder_product_GNSX3UCWXHisgeneric(pipeline:natural:=0;UseDedicatedMult:natural:=0;lpm:natural:=0;MaskValue:string:="1";Signed:
此文档下载收益归作者所有