信号完整性分析基础系列之十九——高速串行信号接收机测试

信号完整性分析基础系列之十九——高速串行信号接收机测试

ID:15132030

大小:260.00 KB

页数:9页

时间:2018-08-01

信号完整性分析基础系列之十九——高速串行信号接收机测试_第1页
信号完整性分析基础系列之十九——高速串行信号接收机测试_第2页
信号完整性分析基础系列之十九——高速串行信号接收机测试_第3页
信号完整性分析基础系列之十九——高速串行信号接收机测试_第4页
信号完整性分析基础系列之十九——高速串行信号接收机测试_第5页
资源描述:

《信号完整性分析基础系列之十九——高速串行信号接收机测试》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、1.背景网络、多媒体、移动通信对提高数据吞吐率的需求与日俱增,推动计算机和通信技术不断突破速度极限。图1是当前主流计算机外设总线的速率演变情况。图1主流高速串行标准演进图数据率越高,信道趋肤效应和介质损耗对信号质量的影响越严重,在时域上表现为:边沿变缓,码间干扰加剧,抖动增加。通常使用眼图来评估高速信号质量。下图是三种速率的信号在发送端和接收端分别测得的眼图。可以明显看出,速率越高,接收端的眼图闭合程度越小。能否在接收端正确检测出受损的信号,是高速收发器芯片设计者面临的挑战。 图2不同速率信号的失真程度在以往的高速串行信号一致性测试标准里,一般都要求测试发送端性能,比如输出电压摆

2、幅、上升时间、抖动、眼图等。随着速率提高,仅仅测试信号发送端已经不能保证高速链路能按预期性能正常工作,必须对接收机性能也进行测试。USB3.0、PCIExpress3.0以及SATA和SAS规范已经明确要求进行接收机测试。2.接收机测试原理在发送器测试中,通常利用示波器直接测量输出信号的幅度、上升/下降时间、眼图和抖动,从而评估发送器的驱动能力、预加重、参考时钟稳定性等各项性能。在接收端,典型的接收机芯片框图如下: 图3典型接收机内部框图它包含信号检测(放大,均衡)基于锁相环(PLL)的时钟恢复判决电路(并转串,线路码解码)对接收机性能的测试实际就是对以上三个主要部件的性能测试:

3、1)可以识别出多小幅度的信号,即接收灵敏度2)时钟恢复电路中的锁相环能否去除低频抖动3)能够正确识别出带有多大抖动的数据,即抖动容限 不像发送端可以直接测量被测件(DeviceUnderTest,DUT)输出的信号,信号进入接收机内部后无法直接观测,一般使用仪器产生一定样本量、一定特征的激励数据流给DUT。这些特征一般是多种形式的“干扰”,仪器通过施加不同程度的“干扰”,测试接收机的表现。这种仪器一般是误码率测试仪(BitErrorRateTester,BERT)。简单的说,误码率测试就是发送已知数据给被测接收机芯片,通过量化被错误判决数据的比例来衡量接收机芯片的性能。在功能上,

4、误码率测试仪包括数据发生(PatternGernerter)和错误检测(ErrorDetetor)两个部分,即前者产生激励,后者检测响应。 图4误码率测试仪工作原理框图测试时,误码率测试仪和DUT收发互连形成回环,如图5。PatternGenerator发出带有“干扰”的信号给DUT。DUT将接收到的数据经过内部回环又发送回给误码率测试仪。一般经过DUT内部的检测和时钟域变换,发送回去的数据不再带有“干扰”。图5误码率测试仪与DUT回环连接DUT一般有两种回环模式:1)外部BERT(或称RetimedLoopback) 图6外部BERT测试框图 DUT将RX端收到的BERT数据从

5、TX端发送回去,由BERT对比发送和接收到的数据 2)内部BERT 图7内部BERT测试框图  DUT直接对接收到的BERT数据进行误码判断,并把误码率测试结果保存在DUT寄存器里。BERT通过读取误码寄存器得到误码率测试结果。 如前文所述,误码率测试仪能够在激励信号中注入一定程度的“干扰”,并且“干扰”的特征参数可以定量调节,这些“干扰”包括:1)信号幅度信号从发送器输出,经过信道到达接收端,幅度可能衰减以至于接收机无法识别。因此误码率测试仪通过逐步降低激励信号幅度,直到接收机芯片无法正确检测出数据,从而获得被测芯片的接收灵敏度。下图是一个典型的测试结果图,横坐标是激励信号的差

6、模幅度,纵坐标代表共模偏置程度。绿色点表示接收机芯片能正常识别出该点代表的差模共模幅度,红叉则表示不能正常接收。这样能得一幅直观的接收机灵敏度图。图8接收灵敏度测试结果图 2)预加重(Pre-Emphasis)高速串行信号普遍运用预加重技术来补偿信道对信号高频分量的衰减。通过调节激励信号预加重程度可以补偿测试夹具、电缆的影响,确保信号达到接收端后的幅度符合预期。下图是一个预加重信号的眼图。图9预加重后的信号眼图 3)抖动接收机芯片中的时钟恢复电路运用锁相环来跟踪数据的跳变沿,其频响是一个低通滤波器。当串行数据信号的抖动变化频率较低时,处于直流到锁相环截至频率范围以内,锁相环就能及

7、时追踪到数据跳变沿(即锁住相位),输出的时钟与输入数据同相(严格讲相位差为固定常数),这样抖动为零。当连续边沿的抖动变化太快时(即存在高频抖动时),锁相环不能及时追踪到边沿的变化,于是输出的时钟和数据边沿存在抖动。误码率测试仪可以输出含有定量正弦抖动(即周期抖动)和随机抖动的数据,从而评估接收机芯片的抖动容限。图10含有周期抖动的激励信号眼图图11是一个抖动容限测试结果图,横坐标表示抖动的频率,纵坐标表示抖动的值。绿色点表示在相应抖动激励下,接收机的误码率测试可以通过(例如小于1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。