高速数字信号的信号完整性分析18

高速数字信号的信号完整性分析18

ID:39968410

大小:51.00 KB

页数:5页

时间:2019-07-16

高速数字信号的信号完整性分析18_第1页
高速数字信号的信号完整性分析18_第2页
高速数字信号的信号完整性分析18_第3页
高速数字信号的信号完整性分析18_第4页
高速数字信号的信号完整性分析18_第5页
资源描述:

《高速数字信号的信号完整性分析18》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、科研训练设计题目:高速数字信号的信号完整性分析专业班级:科技0701姓名:段晓腾班内序号:18指导教师:梁猛地点:三号实验楼236时间:2010.9.14~2010.11.16电子科学与技术教研室摘要:在高速数字系统设计中,信号完整性(SI)问题非常重要的问题,如高时钟频率和快速边沿设计。本文提出了影响信号完整性的因素,并提出了解决电路板中信号完整性问题的方法。关键词:高速数字电路;信号完整性;信号反射;串扰引言:随着电子行业的发展,高速设计在整个电子设计领域所占的比例越来越大,100MHz以上的系统已随处可见,采用CS(线焊芯片级BGA)、FG(线焊脚距密集化

2、BGA)、FF(倒装芯片小间距BGA)、BF(倒装芯片BGA)、BG(标准BGA)等各种BGA封装的器件大量涌现,这些体积小、引脚数已达数百甚至上千的封装形式已越来越多地应用到各类高速、超高速电子系统中。从IC芯片的封装来看,芯片体积越来越小、引脚数越来越多;这就带来了一个问题,即电子设计的体积减小导致电路的布局布线密度变大,同时信号的上升沿触发速度还在提高,从而使得如何处理高速信号问题成为限制设计水平的关键因素。随着电子系统中逻辑复杂度和时钟频率的迅速提高,信号边沿不断变陡,印刷电路板的线迹互连和板层特性对系统电气性能的影响也越发重要。对于低频设计,线迹互连和

3、板层的影响可以不考虑,但当频率超过50MHz时,互连关系必须考虑,而在评定系统性能时还必须考虑印刷电路板板材的电参数。因此,高速系统的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性问题。1.信号完整性的概念:信号完整性是指信号未受到损伤的一种状态,良好的信号完整性是指在需要时信号仍然能以正确的时序和电压电平值做出响应。差的信号完整性不是由某一单一因素导致的,而是板级设计中多种因素共同引起的。2.信号完整性问题的分析:高速不是就频率的高低来说的,而是由信号的边沿速度决定的,一般认为上升时间小于4倍信号传输延迟时可视为高速信号。信号完整性问题的起

4、因是由于不断缩小的上升和下降时间。假如信号的上升沿和下降沿变化比较缓慢,则电路结构和元器件所造成的影响不大,可以忽略。当信号的上升沿和下降沿变化加快时,整个电路则会转化为传输线问题,即电路的延迟、反射等问题;当电路中有大的电流涌动时会引起地弹,如大量芯片的输出同时开启时,将有一个较大的瞬态电流在芯片与板的电源平面流过,芯片封装与电源平面的电感和电阻会引发电源噪声,这样会在真正的地平面(0V)上产生电压的波动和变化,犹如从地面弹回电路的信号一样;通常表现为在一根信号线上有信号通过时,在上与之相邻的信号线上就会感应出相关的信号。异步信号和时钟信号比其它信号更容易产生

5、串扰源于信号线网之间、信号系统和电源分布系统之间、过孔之间的电磁藕合。电磁干扰表现为当数字系统加电运行时,会对周围环境辐射电磁波,从而干扰周围环境中电子设备的正常工作。其原因一是电路工作频率太高以及布局布线不合理,信号本身的能量在趋弱,对电磁干扰更敏感;另一方面,周围的电磁环境却在不断恶化。电磁辐射分析主要考虑PCB板与外部接口处的电磁辐射、PCB板中电源层的电磁辐射以及大功率布线网络动态工作时对外的辐射问题。故布局和布线时需要积极的抑制电磁辐射和干扰。3.信号完整性问题解决方法:在整个的设计过程中,必须综合考虑以上所提到的问题,并加以融合才能得到正确的设计结果

6、。以下是处理可能遇到的问题的办法。3.1匹配和端接技术:  反射由阻抗不匹配引起,阻抗不匹配可以由驱动源、传输线和负载的阻抗不同引起,也可由传输线的不连续(例如过孔)引起。由传输线理论知,当传输线符合下式的条件时,应使用端接技术。即其中,L为传输线长度;tr为源端信号的上升时间;tpdL为传输线上每单位长度的带载传输延迟。即当tr<2TD,源端完整的电平转移将发生在从传输线的接收端反射回源端的反射波到达源端之前,这时需要使用端接匹配技术。传输线端接通常有两种方法:(1)并行端接,使负载阻抗与传输线阻抗匹配;(2)串行端接,使源阻抗与传输线阻抗匹配。在端接的形式上

7、,主要有下面几种:(1)简单的并行端接:匹配电阻的选取原则是,这种方法的条件是驱动端必须在输出高电平时能提供大的驱动电流以保证接受端的高电平电压仍然满足门限电压要求。并行端接电路对电流的消耗较大。传输线的端接通常采用两种策略:使负载阻抗与传输线阻抗匹配,即并行端接;使源阻抗与传输线阻抗匹配,即串行端接。3.2地弹的防止:   电路中引起地弹的因素有多种,下边就一些简单的防止地弹的方法做以说明。(1)降低输出翻转速度。一些新的总线驱动器件采用内嵌的电路设计,在对传输延时影响最小的前提下,降低翻转速度。(2)增加电源和地的互感,使其成对分布,并给系统电源增加旁路电容

8、,这些电容可以给高频的瞬

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。