ddr家族新成员——ddr3内存技术分析

《ddr家族新成员——ddr3内存技术分析》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、DDR家族新成员——DDR3内存技术分析卫j栏目量缩:是挺栏目信箱:pcdly.editor@gmall-cornwww卢cdiy?cD仃1族新成员内存技术分析文,图梦幻流星2006年是Pc赴理器领域最为动荡的一年AMD平台接口整体升级lnt~~平台则推出了全新锻架构的corc核心处理器职瞎扯理器逐渐成为主流.四棱处理器也吕渐浮出木面,随着工艺制程自勺革新和盘多新技术的盘用处理嚣的性能一直在稳步提高在很长一段时间里无论是AMD还是Int~]的整理器的外频郡稳定在200MHz厂商只是通过提高倍频米制造更高主频的产品但目前而言

2、.这样的办甚似乎已经走到了尽头AMD的产品一直无法突破3GHz大关Intel的4GHz的Netbursl微袈栖处理器也胎死腹中采用更先进的被絮构.使处理器工作在更高的外频时钟下才是获替更强大性能的可行办法Care2Duo处理器的面世也证明了这一点.而地理器外频的提高也使前端总线相应提高同时对内存帝宽的要求也大大提高.这一必然要求更高频率的内存与之{蔷就,正因为妇此.随着赴理器厂商高端处理器的陆续上市.DDR2667内存已经逐渐不琵满足高瑞处理器对内存带宽的需求DDR2800内存耨逐渐替代DDR2667成为主流但随着处理器颤

3、率的提升即便是DDR2800内存也会运新l磕为幕统性能的瓶颈更高额率曲内存将会成为下一代处理器的标配而由于DDR2车身设计的限制.其频率将不能满足更高带宽的平台的使用.所以早在几年前便装提出的DDR3内存呼之欲出.DDR3内存2007年横空出世据lntel最新桌面平台规划Intel将会于2007年第二季起推出支持DDR3内存模组产品代号为Bearlake的芯片组产品但是Inter预计DDR3内存可能在2009年才有望成为市场主流Intel市场供应研究经理CharlesChang于台北[DF会上表示现时lntel已接收到各大

4、内存厂商的一1t.■囊DDR3内存模组.并已稳定地运作于Iatel测试平台上.预测业界将会于2007年初正式投产DDR3内存模纽.并千年中推出市面.而作为桌面级处理器的另一大巨头,AMD也明确表示将会在新一代处理器KSL中提供对DDR3内存的支持AMDK8L架构原生支持4核心设计.在2007年中.AMD将推出双核心桌面版本的K8L处理器K8L处理器将支持DDR2和DDR3内存而从目前的情况来看.DDR2内存显然不是AMD最好的选择高频率,低时序的DDR3内存必然会是AMD积极开拓的对象两大处理器厂商的全力支持.自然是内存厂

5、商最大的动力.虽然早在2002年6月2B目.JEDEC就宣布开始开发DDR3内存标准.但由于缺乏处理器厂商的支持.DDR3内存也一直只是概念中的产品.直至Computex2006台北的演示厅中我们才看到了DDR3内存的工程样品.不过这也算是好的开始.DDR3内存将会在2007年伴随新一代处理器横空出世让理性弓

6、导溃费让DIY改变生插DDR3内存特性介绍DDR3相比起DDR2有更低的工作电压.从DDR2的1.8V降落到1.5V.性能更好更为省电;预取机制也从DDR2的4bit预取升级为8bit预取.在工作频率方面.DDR3内

7、存最低将会从800MHz起跳.目前最高能够达到1600Mhz的速度.由于目前最为快速的DDR2内存速度已经提升到800Mhz/1066Mhz的速度,因而在Computex大展多个内存厂商也展出了1333Mhz的DDR3内存模组.相对于DDR2内存的4bit预取机制.DDR3内存模组最大的改进就是采用了8bit预取机制设计.这样DRAM内核的频率只有接口频率的1/8.DDR3—800的核心工作频率只有100MHZ,当DRAM内核工作频率为200MHz时接口频率已经达到了1600MHz.而当DDR3内存技术成熟时.将会有实力强

8、大的内存厂商推出更高频率的产品.初步估计届时将会出现DDR3-2000甚至2400的高速内存.除了预取机制的改进.DDR3内存还采用点对主流技术的展示空间'点的拓扑架构.以减轻地址/命令与控制总线的负担.此外.DDR3内存将采用100nm以下的生产工艺,并将工作电压从1.8V降至l_5V增加异步重置(Reset)与ZQ校准功能.在性能方面.DDR3内存将拥有比DDR2内存好很多的带宽功耗~(Bandwidthperwatt).对比现有DDR2—800产品,DDR3—8001067及1333的功耗比分别为0.72X0.83X

9、及0.95X,不单内存带宽大幅提升.功耗表现也好了很多.那么让我们来看看DDR2和DDR3都有哪些不同.DDR3与DDR2主要的不同之处:1.突发长度(BurstLength,BL)由于DDR3的预取为8bit,所以突发传输周期(BurstLength.BL)也固定为8.而对于DDR2和早期的DDR架构