有关ddr ddr2 ddr3内存频率的问题详解

《有关ddr ddr2 ddr3内存频率的问题详解》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、DDR2可以看作是DDR技术标准的一种升级和扩展：DDR的核心频率与时钟频率相等，但数据频率为时钟频率的两倍，也就是说在一个时钟周期内必须传输两次数据。而DDR2采用“4bitPrefetch(4位预取)”机制，核心频率仅为时钟频率的一半、时钟频率再为数据频率的一半，这样即使核心频率还在200MHz，DDR2内存的数据频率也能达到800MHz—也就是所谓的DDR2800。　　目前，DDR2内存分为DDR2400和DDR2533，还有DDR2667和DDR2800，其核心频率分别为100MHz、133MH

2、z、166MHz和200MHz，其总线频率(时钟频率)分别为200MHz、266MHz、333MHz和400MHz，等效的数据传输频率分别为400MHz、533MHz、667MHz和800MHz，其对应的内存传输带宽分别为3.2GB/sec、4.3GB/sec、5.3GB/sec和6.4GB/sec，按照其内存传输带宽分别标注为PC23200、PC24300、PC25300和PC26400。PS:不列颠应该是britain,如果指英国应该说UK，光说English其他人会不高兴的，比如irish,wel

3、sh。DDR3与DDR2的不同之处1、逻辑Bank数量DDR2SDRAM中有4Bank和8Bank的设计，目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步，因此起始的逻辑Bank就是8个，另外还为未来的16个逻辑Bank做好了准备。2、封装（Packages）DDR3由于新增了一些功能，所以在引脚方面会有所增加，8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格。并且DDR3必须是绿色封装，不能含有任何有

4、害物质。3、突发长度（BL，BurstLength）由于DDR3的预取为8bit，所以突发传输周期（BL，BurstLength）也固定为8，而对于DDR2和早期的DDR架构的系统，BL=4也是常用的，DDR3为此增加了一个4-bitBurstChop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（

5、如4bit顺序突发）。3、寻址时序（Timing）就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2至5之间，而DDR3则在5至11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0至4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定。4、新增功能——重置（Reset）重置是DDR3新增的一项重要功能，并为此专门准备了

6、一个引脚。DRAM业界已经很早以前就要求增这一功能，如今终于在DDR3身上实现。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有的操作，并切换至最少量活动的状态，以节约电力。在Reset期间，DDR3内存将关闭内在的大部分功能，所以有数据接收与发送器都将关闭。所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。5、新增功能——ZQ校准ZQ也是一个新增的脚，在这个引脚上接有

7、一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（ODCE，On-DieCalibrationEngine）来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令之后，将用相应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。6、参考电压分成两个对于内存系统工作非常重要的参考电压信号VREF，在DDR3系统中将分为两个信号。一个是为命令与地址信号服务的VREFC

8、A，另一个是为数据总线服务的VREFDQ，它将有效的提高系统数据总线的信噪等级。7、根据温度自动自刷新（SRT，Self-“refresh”Temperature）为了保证所保存的数据不丢失，DRAM必须定时进行刷新，DDR3也不例外。不过，为了最大的节省电力，DDR3采用了一种新型的自动自刷新设计（ASR，AutomaticSelf-“refresh”）。当开始ASR之后，将通过一个内置于DRAM芯片的温度传感器来控制刷新的频率，因为刷新