嵌入式系统设计课程大作业

《嵌入式系统设计课程大作业》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、2012年上学期嵌入式系统设计课程大作业1、叙述下列相关名词的含义ARM、xscale、PXA255、RISC、体系结构答：1）ARM：英国的一家公司；时下流行的一种体系结构。2）XScale：ARM架构v5TE指令集的CPU。3）PXA255：XScale的内核版本。4）RISC：ReducedInstructionSetComputing，即精简指令集，一种CPU的设计概念；与之相对的是CISC，即复杂指令集5）体系结构：嵌入式系统硬件与软件的衔接；它确定嵌入式系统设计的部件、部件功能、部件间借口的设计，并集中于嵌入式系统的核心部分——处理器的运算与内存的存取。2、画出嵌入式硬件系统组成的

2、模块结构图3、叙述基于linux的嵌入式平台的搭建过程答：Linux嵌入式平台的搭建符合嵌入式平台搭建的一般过程，但是具体到Linux嵌入式平台，又有些许不同，其搭建过程如下：1）处理器以及硬件开发平台的选择以处理器为主，结合考虑硬件平台的情况。处理器考虑的问题包括应用类型及I/O接口、主频和功耗、对不同类型存储器的支持、封装等；硬件平台的选择和设计包括内存和外围存储器、输入输出接口以及设备等几项主要内容。2）操作系统的选择由于已经选取了Linux操作系统，因此此处主要是内核版本的选取以及对内核功能的裁剪。3）开发环境的选取即开发工具的选取，主要是指开发软件的选取，比如常用的minicom。4

3、）开发实施首先，Bootloader的烧制。目的是对硬件系统基本功能的支持，比如串口通信。其次，内核文件的制作。接下来，内核文件的拷贝。此时，可以通过串口或者网口实施传输，能够大幅度提高传输速度。最后，在主机使用开发软件，完成对硬件系统的开发工作。包括硬件驱动程序、上层的应用程序、系统的集成与调试等。4、如下为xscale处理器的内核框图：简述内核框图中每个模块的名称及指标。答：1）InstructionCache：指令Cache；大小32KB，32路，支持线性锁定2）Micro-Processor：微处理器；七级流水3）DataCache：数据Cache；最大支持32KB，32路4）Data

4、Ram：数据Ram；最大支持28KB5）Mini-DataCache：迷你数据Cache；大小2KB，2路6）BranchTargetBuffer：分支目标缓存；128入口7）IMMU/DMMU：指令/数据存储管理单元；32路，全相关，支持锁定8）FillBuffer：填充缓存；4~8入口9）PerformanceMonitoring：功能显示器10）Debug：硬件中断断点记录11）PowerManagementControl：电源管理控制12）MAC：乘加单元；40位累加/累乘，16位单指令多数据流操作，1632位操作单周期支持13）WriteBuffer：写缓存；8入口，支持合并操作14

5、）JTAG：边界扫描技术；支持JTAG操作5、下述英文为BTB模块功能的详细介绍，阅读后说明该模块的作用。nTheBTBstoresthehistoryofbranchesthathaveexecutedalongwiththeirtargets.Figure5-1showsanentryintheBTB,wherethetagistheinstructionaddressofapreviouslyexecutedbranchandthedatacontainsthetargetaddressofthepreviouslyexecutedbranchalongwithtwobitsofhist

6、oryinformation.nTheBTBtakesthecurrentinstructionaddressandcheckstoseeifthisaddressisabranchthatwaspreviouslyseen.Itusesbits[8:2]ofthecurrentaddresstoselectthetagfromtheBTBandthencomparesthistagtobits[31:9,1]ofthecurrentinstructionaddress.IfthecurrentinstructionaddressmatchesthetagintheBTBandthehisto

7、rybitsindicatethatthisbranchisusuallytakeninthepast,theBTBusesthedata(targetaddress)asthenextinstructionaddresstosendtotheinstructioncache.答：分支目标缓存目标地址历史的分支，具体到每个入口（表项），由Tag和数据组成。Tag是以前执行分支的指令地址，数据包括以