基于软件无线电的扩频数字接收机研究

《基于软件无线电的扩频数字接收机研究》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

哈尔滨工程大学硕士学位论文基于软件无线电的扩频数字接收机研究姓名：韩英杰申请学位级别：硕士专业：导航、制导与控制指导教师：徐定杰20090301 哈尔滨工程大学硕士学位论文摘要随着无线通信应用的大规模普及，系统多标准、多体制的出现，对互操作要求的增加，以及无线电频带资源的缺乏，传统无线通信系统需要得到新的突破和发展。无线通信如何有效的利用频带资源，又灵活多样，能适应各种应用环境，成为研究的热点。软件无线电可以改进性能并扩展功能集，降低了应用成本，同时也使设计方法得以改变。扩频通信相对于传统的窄带通信，在频谱利用率上也有明显的优势，是未来无线通信系统中的关键技术。本文主要研究基于软件无线电技术的直接序列扩频接收机，构建一个接收机平台。本文首先论述了软件无线电的发展状况及其特点，对它的实现技术进行了具体的分析，并在此基础上讨论了软件无线电的若干关键技术问题。接着分析了软件无线电的三种基本结构，根据现有的技术水平，选用宽带中频采样软件无线电结构进行了重点的论述。接着本文讨论了软件无线电与扩频通信相结合的方式方法，随后建立了接收机的数学模型；提出了相应的系统技术指标，以此为标准来设计接收机。在考虑到接收机若干典型结构的基础上，选择超外差体系结构作为接收机设计时的硬件平台；并给出了接收机在软件实现上的总体流程。然后本文以硬件平台总体方案为蓝本，对接收机中涉及到芯片、元器件的选择、应用和涉及到的背景理论进行了详细介绍。对硬件平台中的关键部分数模转换模块、数据存取模块进行了详细介绍。根据理论分析得到合适的ＡｉＤ采样速率，Ａ／Ｄ转换后用数字滤波代替了模拟滤波，提高了系统的灵活性和滤波器的选择性。在本文的软件分析部分，讨论了解扩和解调过程中的实现原理，同时给出了ＤＳＰ系统总的工作流程。总体说来，本课题基于现有的理论发展，在充分理解相关理论的前提下，将主要经历集中于具体应用的研究上，取得了一定的成果。关键词：软件无线电；直接序列扩频通信；ＤＳＰ 哈尔滨工程大学学位论文原创性声明本人郑重声明：本论文的所有工作，是在导师的指导下，由作者本人独立完成的。有关观点、方法、数据和文献的引用已在文中指出，并与参考文献相对应。除文中已注明引用的内容外，本论文不包含任何其他个人或集体己经公开发表的作品成果。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。作者（签字）：露襻甄日期：口＇年≥月『口日哈尔滨工程大学学位论文授权使用声明本人完全了解学校保护知识产权的有关规定，即研究生在校攻读学位期间论文工作的知识产权属于哈尔滨工程大学。哈尔滨工程大学有权保留并向国家有关部门或机构送交论文的复印件。本人允许哈尔滨工程大学将论文的部分或全部内容编入有关数据库进行检索，可采用影印、缩印或扫描等复制手段保存和汇编本学位论文，可以公布论文的全部内容。同时本人保证毕业后结合学位论文研究课题再撰写的论文一律注明作者第一署名单位为哈尔滨工程大学。涉密学位论文待解密后适用本声明。本论文（囹在授予学位后即可口在授予学位１２个月后口解密后）由哈尔滨工程大学送交有关部门进行保存、汇编等。作者（签字）：胁．导师（签字）：彳丢凄杰日期：明年＝；月ｌｏ日护哆年；月乃日 哈尔滨丁程大学硕十学位论文第１章绪论１’．１课题背景及意义无线通信在现代通信中占据着极其重要的位置，广泛应用于军事、商业、日常等领域。无线通信系统有很多，其技术实现方式也有很多，各种通信系统因自身的特点而应用于不同的场合。传统无线电台的全部功能都由硬件实现，只能工作于单一频段、单一的调制方式。电台之间的差异极大，这限制了不同电台之间的互通互连及升级变更。为了解决互通性、灵活性等问题各国都进行了积极的探索，努力使不同设备既能满足互通的要求，又能满足抗干扰、保密性好的要求，既能使通信设备跟上无线电发展的步伐，又能延长设备的使用寿命，降低系统的投入。１９９２年５月，ＭＩＴＲＥ公司的Ｊｏｅ．Ｍｉｔｏｌｅｕｌ首次明确提出了软件无线电的概念。其中心思想是，构造一个具有开放性、标准化、模块化的通用硬件平台，将各种功能用软件来完成，并使宽带Ａ／Ｄ、Ｄ／Ａ尽量靠近天线，以研制出具有高度灵活性、开放性的新一代无线通信系统。可以说这种电台是可用软件控制和再定义的电台，突破了传统的无线电台以功能单一、可扩展性差的硬件为核心的设计局限性，是一种全新概念。选用不同软件模块就可以实现不同的功能，如果要实现新的业务或调制方式只要增加一个新的软件模块即可。这在通信尤其是在移动通信领域有着迫切的需求和广阔的应用前景。软件无线电技术是近年来随着微电子及计算机技术高速发展而产生的一种新的无线电技术，相对于传统的基于分立元件和ＡＳＩＣ的无线技术，它具有不可比拟的优越性。软件无线电的核心概念是随着大规模集成电路技术的不断进步，芯片处理速度不断提高，而使得在ＤＳＰ芯片或通用ＣＰＵ芯片平台上，利用软件来完成以前用分立元件和ＡＳＩＣ实现的多种数字信号处理功能。由于软件具有应用灵活、成本低廉等特点，因此基于软件无线的无线通信系统可以实现多种通信协议的兼容，便于通信技术升级，节省大量的硬件投资，降低通信系统的成本，大大缩短新产品的开发研制周期，提高无线通信系统的功能和服务质量，使无线通信系统具有了极大的灵活性和开放性，适时适应市场的变化，满足市场和用户的需求。 哈尔滨丁程大学硕＋学位论文１．２软件无线电的研究现状现代军事通信系统要求互通性、灵活性、移动性、抗毁性、易维护性，而软件无线电是现代军事通信系统实现其特性的关键。自软件无线电的概念提出以来，软件无线电就在军事通信系统中得到日益广泛的应用。软件无线电在军事通信系统中的成功应用是易通话田（ＳＰＥ触＠ＡＳＹ）系统，它是美国陆、海、空三军将最新技术引入下一代数字式战斗网无线电台的一个联合发展计划。易通话项目的目的是验证可编程波形、多频段、多工作方式具有开放结构的无线电台方案，并发展一种通用的软件结构，便于新波形的增加。易通话软件无线电系统的主要组成部分是多频段、多模式软件无线电台。当前，通信个人化和信息多元化成为人们对现代通信的更新追求，第三代移动通信系统（３Ｇ）已经投入运营，而软件无线电正是３Ｇ系统的关键技术之一。第三代移动通信系统中目前被普遍看好的是宽带ＣＤＭＡ（Ｗ二ＣＤＭＡ）方案，该体制能够提供多种质量的多媒体业务，不同的多媒体业务对ＣＤＭＡ接收机的性能要求是不同的，而ＣＤＭＡ接收机的性能是与其多用户检测的性能密切相关的。目前提出的多用户检测算法一般都是用计算复杂度的增加获取性能的提高，由于软件无线电接收机具有易于改变的特点，它可根据多媒体业务的要求动态地调用不同的多用户检测算法：我国提交的第三代移动通信提案ＴＤ．ＳＣＤＭＡ中就采用了软件无线电技术。ＳＣＤＭＡ的基站和终端设备采用高速ＤＳＰ和高速Ａ／Ｄ变换器，处理速度高于５０００万次／秒。在ＳＣＤＭＡ系统中，软件无线电技术实现的功能包括采用ＩＳ．９５或Ｇ７２９标准实现编码速率８ｋｂ／ｓ，质量接近６４ｋｂ／ｓＰＣＭ编码；直接序列码分多址（ＤＳ．ＣＤＭＡ）的调制和解调；同步检测和控制；智能天线技术；自动控制频率、发射功率、接收增益和时延；用户定位；处理空中接口Ｕｍ物理层；基带预失真，以降低对收发信机线性的要求。因此，无论在军事上还是在民用上，软件无线电都成为通信研究领域引人注目的热点之一。２ 哈尔滨工程大学硕七学位论文１．３论文主要研究内容本课题从工程实践出发，系统、深入地研究了软件无线电扩频接收机的相关理论和实现技术，包括软件无线电的基础理论，对接收机的主要组成部分作了详细讨论。详细介绍了系统的主要芯片和具体实现电路。本论文的内容安排如下：第１章为绪论，首先介绍了相关技术包括软件无线电技术在通信中的地位和作用，然后简述了相关技术的发展概况和对所需硬件的要求。第２章首先对软件无线电的基本概念和理论作了概述。介绍了软件无线电的基本结构，分析了软件无线电的主要技术环节。第３章给出了软件无线电接收机的整体方案。介绍了软件无线电与扩频通信的结合应用，列出了接收机设计的技术指标。在阐述了几种常见现代接收机体系结构之后，以最为成熟的超外差结构为框架，给出了接收机的硬件总体设计。随后，从整体出发，给出了系统软件流程图。第４章在具体技术指标要求下，对基于ＤＳＰ的接收机方案进行具体硬件实施，介绍了基于软件无线电接收机的主要硬件模块的设计，包括模拟信号采样、大容量数据吞吐和信号处理模块等的具体设计。同时也介绍了硬件设计中所必需的理论知识，如锁相技术、采样理论、多速率信号处理理论、频率合成原理等。第５章给出了软件无线电ＤＳＳＳ接收机的具体软件设计。重点介绍了信号同步所涉及到的理论基础，包括ＰＮ码捕获和跟踪、载波同步。给出了接收机主程序流程图和负责同步的中断子程序流程图。 哈尔滨Ｔ程大学硕士学位论文第２章软件无线电技术软件无线电是在２０世纪９０年代初提出的，是无线通信领域的重大突破。通过这些年的发展，已证明软件无线电在技术上是完全可行的，并且还代表着未来无线通信体制的发展趋势。它涉及到宽带／多频段天线、高速宽带Ａ／Ｄ．Ｄ／Ａ、ＤＳＰ处理等关键技术。软件无线电在军用和民用领域都有着广泛的应用前景，己成为下一代移动通信的基石。２．１软件无线电的概念软件无线电最初是在军事通信中提出的，它源于军事领域对通信系统灵活性的特殊需要。Ｊｏｅ．Ｍｉｔｏｌａ首次明确提出了软件无线电的概念，他提出构造一个通用的开放型可编程硬件平台，通过加载相应的软件模块来实现相应的无线电台功能。在通用平台上，只要更改相关软件，就可以方便的完成对电台功能的修改和扩展，而不必重新设计构造硬件电路系统，可兼容现有或未来的多种通信系统，最大限度地满足互通互联的要求，同时可节省设计制造大量多种制式电台所需的高成本。软件无线电是将标准化、模块化的硬件功能单元放在一个通用硬件平台上，通过软件加载方式来实现各种类型无线电系统的一种开放式结构。软件无线电的核心思想是，将Ａ／Ｄ、Ｄ／Ａ尽可能靠近天线和用软件完成尽可能多的无线电功能。可见，要实现软件无线电，数字化硬件平台是基础，软件可编程、可重复使用是核心，实现多波段、多体制、多制式通用接收是Ｅｌ的。２．２软件无线电的基本结构软件无线电主要由三大部分组成，即用于射频信号变换的、位于Ａ／Ｄ、Ｄ／Ａ之前的射频处理（含天线）前端，高速Ａ／Ｄ、Ｄ／Ａ和位于Ａ／Ｄ之后、Ｄ／Ａ之前的数字信号处理单元ｐ１。理想软件无线电的组成结构如图２．１所示。４ 哈尔滨１＝程大学硕士学位论文厂——］窄带Ａ／Ｄ／Ａ宽带多频／１卜ＲＦ部刊蒜ｐ实时软件可，１卜＼（各种信源段天线、、广——］／分编程处理器＼厂１／１．．．．．．．．．．．．．．一编码方式）图２．１软件无线电结构框图软件无线电的基本结构有三种：射频直接低通采样数字化结构、射频带通采样数字化结构、宽带中频采样数字化结构。前两种结构为理想或接近理想的软件无线电结构，但对Ａ／Ｄ转换器的性能如转换速率、工作带宽、动态范围等指标提出了非常高的要求，同时对ＤＳＰ的处理速度要求也特别的高。前两种结构对器件的高要求在现阶段比较难实现，即使实现成本也较高，不利于大规模推广。而宽带中频采样数字化结构由于中频带宽宽，降低了中频之前模拟滤波放大处理的难度，使其较传统的中频数字化接收机具有更好的波形适应性，信号带宽灵活性和可扩展性，虽然距离理想的软件无线电要求较远，但却是目前最容易实现的。该结构接收机与传统的中频数字形式上无太大的差别，但本质上却有很大的飞跃。软件无线电主要由天线、射频前端、宽带Ａ／Ｄ—Ｄ／Ａ转换器、通用和专用数字信号处理器以及各种软件组成。软件无线电的天线一般要覆盖比较宽的频段，如１ＭＨｚ＂－－＇２ＧＨｚ，要求每个频段的特性均匀，以满足各种业务的需求。为便于实现，可在全频段甚至每个频段使用几付天线，并采用智能化天线技术。射频前端在发射时主要完成上变频、滤波、功率放大等任务，接收时实现滤波、放大、下变频等功能。在射频变换部分，宽带、线性、高效射频放大器的设计和电磁兼容问题的处理是较困难的。当然，如果采用射频直接数字化方式，射频前端的功能可以进一步简化，但对数字处理的要求提高。要实现射频带通采样，要求Ａ／Ｄ转换器有足够的工作带宽，较高的采样速率，而且要有较高的Ａ／Ｄ转换位数，以提高动态范围。模拟信号进行数字化后的处理任务全由ＤＳＰ和专用的可编程处理器承担。为了减轻通用ＤＳＰ的处理压力，通常把Ａ／Ｄ转换器传来的数字信号，经过专用数字信号处理器件（如数字下变频器ＤＤＣ）处理，降低数据流速率，并把信号变至基带后，再把数据送给通用ＤＳＰ进行处理。通用ＤＳＰ主要完 哈尔滨工程大学硕士学位论文成各种数据率相对较低的基带信号的处理，比如信号的调制解调，各种抗干扰、抗衰落算法的实现等。由于ＤＳＰ技术和器件的发展，高速、超高速的数字处理器不断涌现，ＤＳＰ已能基本满足软件无线电的技术需求。如果采用多：签片并行处理的方法，其处理能力还将大大提高。２．２．１射频低通采样数字化结构这种软件无线电结构，把模拟电路的数量减至最低程度，如图２．２所示。图２．２射频低通采样数字化的理想软件无线电结构从天线进来的信号经过滤波放大后就由Ａ／Ｄ进行采样数字化，这种结构不仅对Ａ／Ｄ转换器的性能如转换速率、工作带宽、动态范围等提出了非常高的要求，同时对后续ＤＳＰ或ＡＳＩＣ（专用集成电路）的处理速度要求也特别的高，因为射频低通采样所需的采样速率至少是射频工作带宽的两倍。例如，工作在１ＭＨｚ＇＇一１ＧＨｚ的接收机，其采样速率就至少需要２ＧＨｚ，这样高的采样率Ａ／Ｄ能否达到暂且不说，后续的数字信号处理器也是难以满足要求的。２．２．２射频带通采样结构射频带通采样结构的软件无线电可以较好地解决上述射频低通采样软件无线电结构对Ａ／Ｄ转换器、高速ＤＳＰ等要求过高，以致无法实现的问题。其结构图如图２．３所示。图２．３射频带通采样软件无线电结构６ 哈尔滨工程大学硕士学位论文这种射频带通采样软件无线电结构与低通采样软件无线电结构的主要不同点是Ａ，Ｄ前采用了带宽相对较窄的电调滤波器，然后根据所需的处理带宽进行带通采样。这样对Ａ／Ｄ的采样速率的要求就不高了，对后续ＤＳＰ的处理速度要求也可以随之大大降低。但是需要指出的是，这种射频带通采样软件无线电结构对Ａ／Ｄ工作带宽的要求（实际上主要是对Ａ／Ｄ中采样保持器的速度要求）仍然还是比较高的。２．２．３宽带中频带通采样结构宽带中频带通采样结构的软件无线电结构与目前的中频数字化接收机的结构是类似的，都采用了多次混频体制或叫超外差体制，如图２．４所示。这种宽带中频带通采样软件无线电结构的主要特点是中频带宽更宽，所有调制解调等功能全部由软件加以实现。中频带宽宽是这种软件无线电与普通超外差中频数字化接收机的本质区别。显而易见，这种宽带中频带通采样软件无线电结构是上述三种结构中最容易实现的，对器件的性能要求最低，但它离理想软件无线电的要求最远，可扩展性、灵活性也最差。图２．４软件无线电的中频数字化结构２．３软件无线电的关键环节１、开放式总线结构及实现软件无线电的一个重要特点是其开放性，这主要体现在软件无线电所采用的开放式标准化总线上，只有采用先进的标准化总线，软件无线电才能发挥其适应性广，升级换代方便等特点。软件无线电中的总线结构必须具有以下特点：７ 哈尔滨工程大学硕士学位论文（１）支持多处理器系统。由于中频数字化的软件无线电在射频转换之后就进行Ａ／Ｄ变换，加上多波段多模式的特点，因此对数字信号处理的速度提出了极高的要求。总线结构应能保证多个异种ＣＰＵ的并行处理和协调工作，并能有效的共享系统资源。（２）配备高速宽带总线。为了保证高速数字信号处理数据的迅速交换，软件无线电要求其总线有极高的数据传输和Ｉ／Ｏ吞吐能力，传输率要求在每秒５０ＭＢ以上，支持高度独立的数据总线和地址总线。（３）具有良好的机械特性和电磁特性。在通信环境恶劣的条件下也能正常的工作，保证一定的通信性能。２、宽带模拟器件宽带模拟器件包括宽带频合器、宽带功放、宽带天线、宽带环形器等，软件无线电的一个主要特点就是多频段、宽带化，这就要求上述部件必须具有宽带数字中频软件无线电接收机研究特性。以往那种只为某一频段设计的器件在软件无线电中就不适用了，所以，软件无线电对宽带器件的研制提出了新的挑战。３、宽带刖Ｄ、Ｄ／ＡＡＤＣ（模数转换器）和ＤＡＣ（数模转换器）是软件无线电的关键部件之一，必须仔细设计或选择嗍。由于软件无线电采用宽带设计，中频带宽很宽，使得同时进入中频通带内的信号比一般的窄带中频多得多，而且信号电平相差十分悬殊，所以要求Ａ／Ｄ变换器有较高的线性动态范围；否则，小信号就有可能被大信号所淹没，它在移动通信中有远近效应时尤为重要。就性能指标而言，Ａ／Ｄ变换器要求有较高的采样率与分辨率，以便在恢复时降低失真。除此之外，还要求有大的线性动态范围，以减少互调失真，使接收的弱信号仍能在强的干扰信号中检测出来。随频率和带宽的增加，采样速率和动态范围也将增大。４、数字下变频部分数字下变频是Ａ／Ｄ变换后首先进行的处理工作，包括数字下变频、滤波、 哈尔滨工程大学硕十学位论文二次采样，是系统中数字处理运算量最大，也是最难完成的部分。一般认为，要进行较好的滤波等处理，需要对每个采样点进行１００次操作。若系统带宽为１０ＭＨｚ，则采样率要大于２５ＭＨｚ，这样就需要２５００ＭＩＰＳ（ＭｉｌｌｉｏｎｉｎｓｔｒｕｃｔｉｏｎｓＰｅｒＳｅｃｏｎｄ）的运算能力。这是现有的任何单个ＤＳＰ所难以胜任的。因此，通常把计算量最大的数字下变频和抽取系统用专门的硬件芯片实现，这样既能保留软件无线电的优点，又有较高的可靠性。目前，数字下变频芯片已有很多成熟的产品，如ＡＤ公司的ＡＤ６６２０，Ｉｎｔｅｒｓｉｌ公司的ＨＳＰ５０２１４Ｂ，ＳｔａｎｆｏｒｄＴｅｌｅｃｏｍ公司的ＳＴＥＬ２１３０等等。５、高速信号处理部分数字信号处理是软件无线电的核心部件之一。理想的软件无线电中ＤＳＰ要直接对射频信号的Ａ／Ｄ转换数据进行处理并完成通信所要求的各种功能。这对ＤＳＰ的性能要求非常高。即使采用中频采样软件无线电结构，要完成包括数字滤波、调制解调、信道编码、同步、通信协议等功能，对ＤＳＰ性能的要求也是非常高的。ＤＳＰ是限制软件无线电发展的一个瓶颈，ＤＳＰ技术的发展将使软件无线电的软件化程度和性能逐渐提高，从而实现理想的软件无线电。研制速度更高和功能更强大的ＤＳＰ芯片已经成为影响软件无线电发展的关键。２．４本章小结本章对软件无线电进行了综述。首先介绍了软件无线电的概念，在此基础上讨论了软件无线电的若干关键技术问题；接着分析了软件无线电的三种基本结构：射频直接低通采样软件无线电结构、射频带通采样软件无线电结构和宽带中频采样软件无线电结构。根据现有的技术水平，我们选用第三种结构应用在本接收机设计中。宽带中频采样软件无线电正是本论文重点研究的内容。９ 哈尔滨工程大学硕士学位论文第３章接收机整体方案软件无线电具有灵活、通用的特点，扩频通信技术可提高频带利用率且具有保密、抗多径等多项优点，将软件无线电和扩频通信相结合具有深远意义。本章讨论一种可行的方案及其设计思想，设计了一个硬件平台，给出了软件的总体流程。３．１软件无线电在扩频通信中的应用扩频通信频带宽，信息速率高且变化范围大等特点，在目前的微机技术水平上，如果设备功能全由软件来实现，由于软件的逐条运行指令的特点，即使采用处理器协同运算，也较难实现高信息速率下的实时处理。采用下面的设计思想是在扩频通信系统中应用软件无线电思想的一种可行的方案垆１：（１）设备进行模块化设计，各模块分别提供具有控制功能的软件接口。（２）在各模块的设计上采用组合的方式，合理配置软硬件负载，尽量多设计智能化的硬件子模块如数字上／下变频器、可编程数字滤波器等以减少主ＣＰＵ软件负担。具有软件无线电特性的模块化扩频接收机，由射频设备、信道设备、接口设备和网络控制终端四个设备组成。到目前为止，ＲＦ设备基本是模拟电路，受功率和频率跨度大的限制，ＲＦ设备很难真正实现软件定义。因此，这里所说的软件无线电结构的扩频接收机主要是指信道设备、接口设备和网络控制终端。本文主要考虑信道设备的模块化设计，设备功能分为若干个模块，每一个模块为一标准组件，各组件通过标准化通用总线相连，用于系统ＣＰＵ对各模块的控制和实时处理；同时也与高速并行总线相连，由于各模块之间的高速数据交换，信道的内部结构如图３．１。１０ 哈尔滨Ｔ程大学硕＋学位论文图３．１信道设备的软件无线电结构通常调制解调模块完成数据符号到星座图的映射和Ｎｙｑｕｉｓｔ发送带限滤波和接收匹配滤波，实现可变速率的样本内插和抽取、数字实现的正交上变频和正交下变频、载波同步和位同步等功能。该模块可以支持符号速率从几ｂｉｔ／ｓ至１０ＭＨｚ，能实现ＢＰＳＫ／ＱＰＳＫ、ＰＳＫ、ＱＡＭ等调制方式，支持连续和突发的工作方式，可实现相干和非相干解调模式。其直接输出的已调低中频信号和接收来自中频模块的低中频信号的频率由软件定义在２０ＭＨｚ－－一６０ＭＨｚ范围内。对于采用扩频技术的调制解调器，增加了扩频解扩和ＰＮ码同步等模块。扩频模块可采用可编程器件ＣＰＬＤ进行相关运算，ＤＳＰ进行解码译码等。尽量多的用软件完成所需功能。信道编码模块完成加扰和解扰、差分编译码、ＦＥＣ和交织等功能。网络控制模块是可选模块，只是在信道设备作为控制信道使用时才插入该模块，它直接和网络控制模块终端或网络控制中心相连，并完成控制信道的通信规程和对数据的分析处理。３．２技术要求下面列出希望接收机达到的主要技术指标：接收机接收频率范围：４８．２５ＭＨｚ～８６３．２５ＭＨｚ；中频频率：６０ＭＨｚ；中频带宽：１０ＭＨｚ；调制方式：ＢＰＳＫ；灵敏度：－３３ｄＢｍ；动态范围：７０ｄＢ；信号带宽：２００ＫＨｚ。 哈尔滨１一程大学硕士学位论文由于本论文是以建立实验性的软件无线电结构体系为主，在具体实现上有所欠缺，故上述指标只是参考值，希望具体的硬件结构能够努力达到。其中灵敏度、动态范围、接收信号频率范围是由选用的模拟前端模块反推出来的，调制方式选用了最常见的ＢＰＳＫ方式，中频频率、中频带宽是在考虑了接收机整体结构承载能力后选用的折中值。这些指标将在后一章具体硬件设计上进一步明了。３．３硬件整体设计方案软件无线电的四部分包括射频处理前端、ＡＩＤ．Ｄ／Ａ、数字上／下变频和ＤＳＰ处理，其中Ａ／Ｉ）起着关键作用。不同的采样方式（一是基于Ｎｙｑｕｉｓｔ定理的低通采样；另一是带通采样）将决定射频处理前端的不同组成结构、ＤＳＰ对速度的要求和不同的处理方式，可以说Ａ／Ｄ制约着整个软件无线电的性能。按照Ａ／Ｄ所处的位置不同，软件无线电的组成结构如第２章所说的三种：射频低通采样软件无线电结构、射频带通采样软件无线电结构和宽带中频带通采样软件无线电结构。结合目前实际的Ａ／Ｄ转换器和ＤＳＰ器件的水平，第３种宽带中频带通采样软件无线电结构较易实现。在本文中，选定了宽带中频带通采样接收方案，前端模拟预处理采用成熟的超外差技术，它通过选择合适的中频和带宽得到合适的Ａｆｔ）采样速率；Ａ／Ｄ转换后的数字滤波代替了模拟滤波，从而提高了系统的灵活性和滤波器的选择性；基带部分采用模块化设计思想，旨在不同的模块中实现不同功能的电路。３．３．１现代接收机体系结构经过长期的发展，接收机系统作为无线电通信系统的重要环节，结构上也在不断地发展和完善。从最早的再生式接收机和直放式接收机，到后来的超外差式接收机、镜像频率抑制接收机、零中频接收机。现在，随着软件无线电技术的不断发展使得软件无线电接收机结构进入到了人们的视野，并逐渐成为了主流。下面将对现代接收机的体系结构作具体的说明。１２ 哈尔滨工程大学硕士学位论文３．３．１．１通用超外差接收机结构超外差接收方式是一项古老的技术，从早期的无线电通信阶段就开始流行。所谓“超外差＂是指将射频输入信号与本地振荡器产生的信号相乘或差拍，然后由混频器后的中频滤波器选出射频信号与本振信号频率两者的和频或差频。如图３．２为通用超外差接收机结构的系统框图嗣。图３．２通用超外差结构接收机超外差式接收机有以下三方面的优点。首先，中频比信号载频低很多，在中频段实现对有用信道的选择比在载频段选择对滤波器Ｑ值的要求低很多。其次，接收机从天线接收到的信号电平一般为．１２０－－，．１００ｄＢｍ。如此微弱的信号要放大到解调器可以解调或Ａ／Ｄ变换器可以工作的电平，一般需要放大１００ｄＢ以上。为了放大器的未定和避免振荡，在一个频带内的放大器，其增益一般不超过５０＂－＇６０ｄＢ。采用超外差式接收机方案后，将接收机的总增益分散到了高频、中频和基带三个频段上。而且，载频降为中频后，在较低的固定中频上做窄带的高增益的放大器要比在载波频段上做高增益的放大器容易和稳定得多。其三，在较低的固定中频上解调或Ａ／Ｄ变换也相对容易。但是，由于混频器的非线性以及滤波器带外抑制不良等原因，超外差式接收机也有非常大的缺点：组合干扰频率点多，容易产生三阶互调干扰和镜像干扰，直接影响系统的灵敏度。为了解决此问题可以采用二次混频方案，如图３．３所示。其中，Ｉ中频采用高中频，以提高系统的镜像频率抑制比。ＩＩ中频采用低中频，完成提取有用信道抑制邻道干扰的任务，以满足Ａ／Ｄ采样和稳定放大的要求。 哈尔滨工程大学硕士学位论文图３．３二次变频超外差结构３．３．１．２镜像抑制接收机结构普通的超外差结构接收机存在镜像频率干扰问题，虽然通过合理选择中频和高质量的预选滤波器可以滤除部分镜像频率，但是高频高Ｑ值的滤波器实现起来十分困难。然而，若是从改变接收机结构上入手，采用正交信号结构，即可从原理上解决镜像信号响应问题。实际上主要有两种不同的镜像抑制技术，分别由Ｈａｒｔｌｅｙ和Ｗｅａｖｅｒ提出。图３．４为Ｈａｒｔｌｅｙ镜像抑制结构。设射频输入信号为：Ｖ盯（，）＝‰ｃｏｓａ）ＲＦｔ（３—１）镜像干扰信号为：１，砌Ｏ）＝‰ＣＯＳ（９ｆｍｔ（３—２）这些信号与两个正交的本振信号ＣＯＳ（．ＯＬｏｔ与ｓｉｎｃｏｒｏｔ相乘（即混频），通过低通滤波器滤除和频分量，则ｖＡ（ｔ）和％（ｆ）分别为：％（ｆ）：年ｓｉｎ（ｃｏｗ－％）ｆ＋冬ｓｉｎ（ＣＯｚｏ－ＣＯｉｍｖｚ二ｆ３．３１：堡９ｓｉｎ（ｔ）ｌＦｔ－－ｉｚ，ｍｓｉｌｌ％ｒ㈡％∽专∞ｓｃ％一≯”孚ｃｏｓｃ％一‰ｙ。３ｑ＝等ｃ。ｓ％，＋等ｃ。ｓ％，。。两路信号经过下变频后，镜像信号与有用信号均变换到同一中频，且相互正１４ 哈尔溟工程大学硕士学位论文交。上支路信道中的９０。移相器将ｓｉｎｃｏｗｔ本振激励的混频器输出相移９０。，则输出处：ｖｃ（归年ｃｏｓｏ）ｚＦｔ－每ｃ㈣伊ｆ（３－５）将ｖｃ（ｔ）和ＶＢ（ｆ）相加得到的中频输出为：％（ｒ）＝‰ＣＯＳ（Ｏ，Ｆｆ（３－６）因此，中频输出信号中保留了有用信号，消除了镜像频率的干扰。—飞√７凼Ａ７Ｌ∑厂＿■天线ＩＬＰＦ．ＬＮＡｓｉｎｏｔｏｔ厂。、ＩＦｏｕｔ’Ｌｂｐｃ。。吼Ｄｆ＼～’ＬＰＦ两杰。臣习。图３．４Ｈａｒｔｌｅｙ镜像抑制结构另一种镜像抑制方案称为Ｗｅａｖｅｒ镜像抑制结构，该方案用第二个正交混频器代替了９０。移相器，将ＲＦ信号变换为基带信号。如图３．５所示。图３．５Ｗｅａｖｅｒ镜像抑制结构Ｈａｒｔｌｅｙ与Ｗｅａｖｅｒ下变换结构都有令人满意的特点：即理论上完全消除了镜像响应与镜像噪声。这是个非常重要且相当实用的优点。然而，这两种方法虽然原理简单，但在实践中都有明显的缺点。１５ 哈尔滨工程大学硕士学位论文Ｈａｒｔｌｅｙ结构虽然结构简单，但要求实现精确的９０。相移。在一般的宽带系统中要实现固定移相器是十分困难的，并且频率越高，难度越大。Ｗｅａｖｅｒ结构虽然避免了移相器的使用，但其结构相对复杂，两路信道的失配度相对较大，势必会影响系统的镜像抑制度。３．３．１．３零中频接收机结构虽然镜像抑制接收机结构从理论上可以消除镜像干扰，但由于功率增益失配和相位失配同样也会造成镜像抑制比下降，影响系统性能。因此，另一种可以消除镜像干扰的零中频接收机结构逐渐成为了研究的热点。这种结构要求本振频率与载频相等，将射频信号直接下变频为基带信号即中频频率Ｏ）ＩＦ＝０的信号，因此也就不会有镜像频率干扰。其结构如图３．６所示。Ｑ图３．６零中频接收机结构这种结构由于不存在镜像干扰的问题，所以可以不采用预选滤波器。同时下变频后的信号为基带信号，也不必采用专用的中频滤波器来选择信道，而只须用低通滤波器来选择有用信道，并用基带放大器即可。虽然与超外差式的结构相比，这种结构有以上的优点，但同时也存在着一些很难解决的问题。首先，本振信号与射频信号频率相同，如果混频器两个输入口之间隔离性能不好，则本振信号会从通路中泄漏到天线，辐射到空间，形成邻道干扰。其次，基带信号对直流偏差十分敏感，零中频结构产生的自混频会形成直流干扰，叠加到基带信号上影响信噪比。１６ 哈尔滨工程大学硕士学位论文３．３．１．４数字中频接收机结构在传统的超外差结构中，最早基带信号是模拟处理的，随着数字技术的发展，基带信号的模拟信号处理被先进的数字信号处理所取代。数字中频接收机结构就是将超外差结构中的二次混频和滤波用数字化的方式来实现。数字中频接收机结构如图３．７所示，混频器的输出经滤波、放大后直接进行Ａ／Ｄ变换，然后进入到数字信号处理（ＤＳＰ）部分，生成基带正交信号。由于后续的数字信号处理用软件的方式完成，因此这种结构也称为基于软件无线电的数字中频接收机结构。图３．７数字中频接收机结构基于软件无线电的数字接收机中的ＩＦ采样依赖于高性能的Ａ／Ｄ变换器，Ａ／Ｄ变换器的采样频率越高，位数越多，则采样中频就可以作的越高；数字ＩＦ越高，前端ＲＦ模拟电路的数目就可以减少，可以降低整机的功耗，获得更高的集成度。随着数字ＩＦ的提高和动态范围要求的增加，数字化问题变得越来越困难。这种结构的接收机的主要障碍是Ａ／Ｄ变换器的性能。由于信息包含在信号的调制包络中而不是ＩＦ载波中，因此没有必要以两倍以上的ＩＦ速率对ＩＦ信号进行全采样，根据调制信号的带宽以相对较低的速率对ＩＦ信号进行欠采样也是可行的。采样技术大大降低了对Ａ／Ｄ变换器性能的要求。基于软件无线电的数字ＩＦ接收机对ＲＦ前端电路的要求很高：高线性、大动态范围、高镜像抑制度及前端电路的极低噪声系数。前端预选滤波器是实现的难点，高线性的实现也是目前ＲＦ前端研究的热点。使用前馈放大器是提高整机皿非常有效的办法，但要求精确的相位匹配和延迟控制，实现难度很大。１７ 哈尔滨Ｔ程大学硕士学位论文基于软件无线电的数字ＩＦ接收机具有很强的灵活性。信道功能可由软件控制，缩短了开发周期，降低了费用。通过软件可方便的完成系统频带调整，自适应选频，信号波形在线编程，调制解调方式控制等。同时，具有很强的开放性。系统硬件采用模块化设计，不同的模块实现不同的功能。系统的更新换代变成了软件版本的升级，模块间的接口是标准化的，且是开放的。３．３．２接收机硬件总体方案选择软件无线电扩频接收机的主要功能就是接收、变换、检测扩频信号，完成应用系统要求的各项功能。按照接收机各部分的功能，可以将其为划分为以下若干个功能模块：（１）模拟前端：利用ＵＶｌ３１６模块实现射频信号的模拟下变频，将信号变换到中频。前端处理模块主要将射频信号转换成信号处理的中频信号，本系统中来自天线的微弱信号经低噪声放大后，经过变频，尽可能地抑制多径干扰、带外干扰和镜像干扰，之后放大滤波，使之达到信号处理单元所需信号电平，并且具有一定的信号变化动态范围。（２）高速Ａ／Ｄ中频带通采样及数字下变频：此部分用ＡＤ６６４４、ＨＳＰ５０２１４Ｂ、ＡＤ９８５４实现。为了实现中频带通采样，需要选用采样速率满足要求，输入带宽宽的ＡＤＣ；为了在基带数字信号处理时得到适宜速率的信号，需要选用抽样率可以灵活大范围变化的数字下变频器，ＨＳＰ５０２１４Ｂ可以满足要求。另外，选用ＡＤ９８５４的目的是要得到精准的频率。（３）信号处理部分：此部分由ＴＩ公司的ＴＭＳ３２０ＶＣ５４１６实现。其作为系统的主ＣＰＵ，在电路中完成了有关数字信号处理和控制的功能。信号处理模块是接收机的核心部分，主要功能是识别出发射来的信号，并对其解扩，在恢复信噪比的基础上解调载波，恢复基带信号；最后将解扩、解调后的码状态发送给应用处理单元。可以将得到的信号输出到外部显示或是音频设备。（４）逻辑控制部分：此部分由Ａｌｔｅｒａ公司的ＥＰＭｌ２７０完成，它作为逻辑控制的核心器件，协助其他器件完成信号的调制、混频及下变频的功能。软件无线电接收机系统实现框图如图３．８所示： 哈尔滨工程大学硕士学位论文ＡＧＣ＋蚵。接收数字信叫ｌ塾！机模号处理拟前器端ＤＳＰ心Ｆ、。。ｓ忙。圹嗄图３．８软件无线电接收机系统框图３．４软件整体设计方案ＤＳＰ应用处理模块主要对接收机信号处理模块进行实时控制，软件是接收机的重要组成部分，为了提高系统的可靠性，软件设计思想是积木式、模块化结构【刀。其主要功能如图３．９所示：接收机软件信号处理硬件控制攀ｆＩ｜｜｜蓁ｊｊ攀ｊｆＤ蔫Ｃ笔ＯｆｆＤ萎Ｃ裂Ｏ¨塞蓊箍是ｌｆ龛蓍图３．９接收机软件功能框图信号处理主要完成从相关器输入的正交、同相超前和滞后的相关积分值，根据这些积分值实现码环、载波环捕获和跟踪过程中的鉴别与滤波功能。这需要高Ｉ／Ｏ吞吐能力、高速的信号处理能力。硬件控制主要完成码环、载波环路的闭合过程。根据鉴别器和滤波器输出的控制量去动态调节码ＤＣＯ和载波ＤＣＯ中的值，实现数据的解调。人机接口通信主要解决信息的输出问题。我们希望尽量缩小硬件设计的工作量，充分利用微处理器的功能，设计中采用了“硬件软化”的概念，将以上的工作放在一个微处理器中并行工作，１９ 哈尔滨工程大学硕十学位论文这就需要微处理器工作在多任务的环境之中协调工作。３．５本章小结本章首先讨论了软件无线电与扩频通信相结合的方式方法，提出了相应的系统技术指标，以此为标准来设计接收机。在考虑到接收机若干典型结构的基础上，选择超外差体系结构作为接收机设计时的硬件平台；并给出了接收机在软件实现上的总体流程。２０ 哈尔滨下程大学硕士学位论文第４章接收机硬件模块单元设计硬件电路的实现是检验理论的最有效的方法，本系统是基于软件无线电中频带通采样，讨论一种可行的方案及其设计思想，设计了一个硬件平台。具体要实现模拟下变频、采样、数字下变频、信号处理等功能。４．１模拟前端设计４．１．１前端电路结构模拟前端由模拟本振源、混频器、滤波器以及射频功放、低噪声放大器ＬＮＡ、自动增益控制（ＡＧＣ）等构成。论文中为了简化设计，采用现成的多频带射频下变频器ＵＶｌ３１６哺１电子调谐器来实现。其内部电路框图如图４．１所示。和５ｖ》《・３３ｖ）ＧＮＤ图４．１ＵＶｌ３１６内部结构框图ＵＶｌ３１６工作特性：（１）频率覆盖范围４８．２５ＭＨｚ－－一８６３．２５ＭＨｚ；２１ 哈尔滨工程大学硕＋学位论文（２）输出中频６０ＭＨｚ＂－＇９０ＭＨｚ；（３）具有自动增益控制（ＡＧＣ）；（４）具有自动频率控制（ＡＦＣ）；（５）可通过，２Ｃ总线或三线制总线读写模式控制代码和功能，进行本振频率的控制。射频处理的频率计算公式：ｋ＝６２．５ｘ（３２ｘＭ＋Ｓ）／ｌＯＯＯ（ＭＨｚ）（４—１）其中缸为本振频率，选频系数Ｍ为１０ｂｉｔ，选频系数ｓ为５ｂｉｔ，所以本振频率调节间隔最小为６２．５ＫＨｚ。在电路控制中，利用ＤＳＰ的串口实现对ＵＶｌ３１６的控制寄存器的写入，达到本振频率在线可调，用Ｄ／Ａ的输出信号控制ＵＶｌ３１６的ＡＧＣ、ＡＦＣ信号，实现对其全面控制。４．１．２锁相环技术锁相技术ｐ１是一种相位负反馈控制技术，锁相环电路具有极优良的性能，它的主要特点是：锁定时无剩余频差；具有良好的窄带载波跟踪性能；具有良好的宽带调制跟踪性能；门限性能好易于集成。因此锁相环电路在电子系统中得到广泛的应用。在通信系统中锁相电路的基本应用是：锁相解调、载波提取与位同步以及频率合成。锁相环电路使一个特殊系统跟踪另外一个系统。更确切地讲，锁相环是一个使输出信号（由振荡器产生的）与参考信号或者输入信号在频率和相位上同步的电路。在同步（通常称为锁定）状态，振荡器输出信号和参考信号之间的相位差为零，或者保持常数。如果出现相位误差，一种控制机理作用到振荡器上，使得相位误差再次减小到最小。在这样的控制系统中，实际输出信号的相位锁定到参考信号的相位。因此我们称之为锁相环。锁相环的工作原理可以通过一个线性锁相环（ＬＰＬＬ）例子进行解释。图４．２（ａ）是锁相环的模块组合图，包含三个功能模块：（１）压控振荡器（ＶＣ０）； 哈尔滨工程大学硕士学位论文（２）鉴相器（ＰＤ）：（３）环路滤波器（ＬＦ）。输入信号（ａ）ＰＬＬ的模块图ＪＬ倒２／／‘ｊ－彩０ＬＪ‘玑／／。／一秒（ｂ）ＶＣＯ的传输函数。（ｃ）ＰＤ的传输函数。（甜，＝控制电压）（Ｕｄ＝鉴相器输出信号的平均值）图４．２简单锁相环的结构图锁相环电路中我们关心的主要信号定义如下：‘（１）参考（或输入）信号％（ｆ）；（２）参考信号的角频率劬；（３）ＶＣＯ的输出信号ｕ２（ｔ）；（４）输出信号的角频率ｃ０２；（５）鉴相器的输出信号ｕａ（ｔ）；（６）环路滤波器的输出信号甜，Ｏ）；（７）相位误差倪定义为信号ｕＩ（ｔ）和信号ｕ２（ｔ）之间的相位差。现在我们研究图４．２（ａ）中三个功能模块的工作。ＶＣＯ在角频率哆振荡，该频率取决于环路滤波器输出信号Ｕ，。角频率ｃ０２由下式给出：ｃ０２（ｔ）＝ｃｏｏ＋Ｋｏｕｆ（ｔ）（４－２）其中，ｃｏｏ为ＶＣＯ的中心（角）频率，民为ＶＣＯ的增益。ＰＤ又称为相位比较器，比较输出信号和参考信号之间的相位，获得的输 哈尔滨丁程大学硕士学位论文出信号蚴（ｆ）近似正比于相位误差包，至少当ｏｏ处于一定范围内时如此：蚴（ｆ）＝髟包（４—３）其中，髟表示ＰＤ的增益。图４．２（ｃ）是式（４．３）的图形标识。ＰＤ的输出信号ｕＡｔ）包含直流分量和叠加的交流分量。我们不希望后者存在，需要利用环路滤波器滤掉。在大多数情况下，可以使用一阶低通滤波器。现在，让我们来研究三个电路模块在一起怎样工作。首先，我们假设输入信号Ｕ，（ｆ）的角频率等于中心频率‰。然后假设ＶＣＯ工作的中心频率为‰。如我们所见，相位误差包为０。如果以为０，ＰＤ的输出信号％也必须等于０。最终，环路滤波器的输出信号Ｕ，也将必须为０。这正是允许ＶＣＯ工作在其中心频率的条件。如果开始时相位误差晓不为Ｏ，ＰＤ的输出信号％将不为０。经过一些延迟，环路滤波器也将产生一个固定信号。这将改变ＶＣＯ的工作频率，照此下去，相位误差最终消失。现在假设在时刻％输入信号的频率突然改变Ａｃｏ，如图４．３所示。那么输入信号的相位超前于输出信号的相位。出现了误差，并随着时间开始增加。ＰＤ的输出信号％（ｆ）也将随着时间而增加。经过环路滤波器的延迟后，“，（｝）也会增加。于是ＶＣＯ输出频率上升，结果相位误差变小。经过一定建立时间以后，ＶＣＯ振荡频率会和输入信号频率完全相同。最终的相位误差将减小到０或者一个固定值，这与使用环路滤波器的类型有关。现在ＶＣＯ的工作频率比它的中心频率‰大Ａｃｏ。这将迫使信号“，（ｆ）建立一个终值甜，＝Ａ彩／Ｋ。如果输入信号的中心频率是被一个任意低频信号调制，那么环路滤波器的输出信号就是解调信号，因此，ＰＬＬ可以当作一个ＦＭ解调器。 哈尔滨丁程大学硕七学位论文（ｂ）（ｄ）玉ｊＬ＂频率步长Ｊ八八叭八广～“：∽ＶＶｔｏＮ＼ｕｒＪ加”门．川厂～Ｕ＼／Ｕ”｜｜’‘∽∞ｒｊ．－一●’■●＇－Ｉ．’｝●－ｌ＇埒皖，一Ｕｄ见＝ｏ见兄Ｅ￡７ｔｆ／一一＼．／。＼、～甜／，国２ＪＩ／＿＼／～６，ｌＪ‘彩ｏ＋Ａ＾１一ｒ图４．３ＰＬＬ对参考频率阶跃变化的瞬态响应。（ａ）参考信号Ｕ．（ｆ）。（ｂ）ＶＣＯ的输出信号％（ｆ）。（ｃ）信号包和Ｕｄ作为时间的函数。（ｄ）ＶＣＯ的角频率ＣＯ，作为时间的函数。（ｅ）参考信号ＵｌＯ）的角频率。ＰＬＬ最吸引人的能力ｕ川之一是它能抑制叠加到它输入信号上的噪声。我们假设ＰＬＬ的输入信号被噪声淹没。ＰＤ尝试着测量输入和输出信号之间的相位差。输入信号中的噪声使得输入信号弘＠）的过零点以随机的方式超前或滞后。于是，ＰＤ输出信号％（ｆ）在一个平均值附近抖动。如果环路滤波器的转折频率足够低，那么信号“，（ｆ）中就几乎没有什么明显的噪声。ＶＣＯ将以如下方式工作，信号Ｕ２（ｆ）的相位等于输入信号％Ｏ）的平均相位。因此，我们可以说，ＰＬＬ可以检测淹没在噪声中的信号。这些简单的分析已经表明ＰＬＬ仅仅是一个控制输出信号翰（ｆ）相位的伺服系统。如图４．３所示，ＰＬＬ总可以使输出信号的相位跟踪参考信号的相位，在所有时间系统都可以锁定。当然，不一定总是这种情况，因为给输入信号加 哈尔滨工程大学硕士学位论文入一个大的频率阶跃将会使得系统“失锁”，ＰＬＬ中的固有的控制机制会试着使系统再次同步。４．２数模转换模块及其模拟电路设计４．２．１Ａ／Ｄ的选择在软件无线电系统的设计中，一般对ＡＤＣ的分辨率、采样率和工作带宽都有较高的要求。因为无线通信中的中频信号的频率和带宽都比较大，在无线电接收机中，往往可能需要同时接收一个很强的信号和一个与此相邻频率的弱信号，这需要中频采样的ＡＤＣ有一个很大的动态范围并且有很好的寄生信号抑制功能，又能实现高速采样。４．２．１．１Ａ／Ｄ转换器的性能指标ＡＤＣ是中频数字化处理的前端，其特性对整个系统有很大的影响，下面对其几个重要的性能指标作一介绍¨¨。（１）转换灵敏度假设一个ＡＩＤ器件的输入电压范围为（一矿，ｙ），转换位数为ｎ位，即它有２”个量化电平，则它的量化电平为：ＡＶ＝２ｖ／２”（４—４）ＡＶ也称为转换灵敏度。Ａ／Ｄ转换器的位数越多，器件的电压输入范围越小，它的转换灵敏度越高。（２）信噪比（ＳｉｇｎａｌｔｏＮｏｉｓｅＲａｔｉｏ，ＳＮＲ）信噪比指信号均方根值与其他频率分量（不包括直流和谐波）均方根的比值，理论上信噪比取决于ＡＤＣ量化过程所使用的量化数目，量化数目（即ＡＤＣ的位数）越多，量化噪声就越小，其理论信噪比也就越高。具体的，如果一个ｎ位的ＡＤＣ输入电压范围为（－ｖ，ｙ），其理论信噪比为：…吨鼢Ⅲｇ知・ｇ警＝６．０２ｎ＋１．７６ｄＢ㈤，其中，最为输入信号功率，Ｍ为量化噪声功率，ＡＶ为量化电平。对于给定采样频率石，理论上处于ｏ．５石带宽内的量化噪声为△∥√１２。如果信号 哈尔滨工程大学硕士学位论文带宽固定，采样频率提高，就相当于在一个更宽的频率范围内扩展量化噪声，从而使ＳＮＲ有所提高。如果信号带宽变窄，在此带宽内的噪声也减少，信噪比也会有所提高。因此，对一个满量程的正弦信号，ＳＮＲ可以准确地表示为：ＳＮＲ＝６．０２ｎ＋１．７６ｄＢ＋１０ｌｇＩ石／２Ｂｌ（４—６）从上式可以看出，第一项表明转化位数越高，信噪比越高，当转化位数增加一位，则信噪比增加６ｄＢ；第二项与信号波形有关，对单一频率的正弦波为１．７６ｄＢ，而对其他波形这一项不同；第三项也可称为处理增益，它是一个正值，表示信号带宽与．疋／２相差的程度所增加的信噪比，可以看出提高采样频率或者降低模拟信号带宽都可以对提高ＡＤＣ的信噪比有所帮助，具体地，采样率每增加一倍，信噪比提高３ｄＢ，相当于转换位数增加半位。（３）无杂散动态范围（ＳｐｕｒｉｏｕｓＦｒｅｅＤｙｎａｍｉｃＲａｎｇｅ，ＳＦＤＲ）无杂散动态范围指的是第一Ｎｙｑｕｉｓｔ区内测得信号幅度的有效值与最大杂散分量有效值之比的分贝数。反映的是ＡＤＣ输入端存在大信号时能检测出有用小信号的能力。对于理想的ＡＤＣ来说，ＳＦＤＲ的最大值出现在其输入满量程时，而在实际中，ＳＦＤＲ的最大值则出现在其输入信号接近满量程值时，这是由于ＡＤＣ在输入信号接近满量程值时的非线性误差和其它失真都增大的缘故。另外，由于实际输入信号幅度的随机波动，当输入信号接近满量程范围时，信号幅度超出满量程值的概率增加，这便会带来由限幅所造成的额外失真。４．２．１．２ＡＤ６６４４介绍通过前面ＡＤＣ性能指标的介绍，根据实际设计的要求，本文选用ＡＤ６６４４作为数据采集芯片。ＡＤ６６４４¨２１是ＡＤ（ＡｎａｌｏｇＤｅｖｉｃｅｓ）公司推出的新型ＡＤＣ器件，具有高精度、转换速率快等特点，是当前用于中频数字处理的优选器件。ＡＤ６６４４芯片的主要性能指标如下：（１）精度为１４ｂｉｔ；（２）最高采样率可达到６５ＭＳＰＳ；（３）信噪比典型值为７４ｄＢ；（４）无杂散动态范围（ＳＦＤＲ）为１００ｄＢ；２７ 哈尔滨工程大学硕士学位论文（５）输入带宽为２５０ＭＨｚ；（６）采用完全的差动模拟输入方式；（７）内含采样保持电路和基准源；（８）３．３Ｖ的ＣＭＯＳ兼容数字输出。ＡＤ６６４４的原理框图如图４．４所示：ＡＶｅＣＤＶ盟６ＮＤＤＭｌＤＯＶＲＤＲＹＤ１３Ｄ１２Ｄ”０，ＯＤ９Ｄ８Ｄ７Ｄ６Ｄ５￡ＭＤ３ＤＺＤＩＤＯ聊ＳＢｔ（ＬＳＢ）图４．４ＡＤ６６４４原理框图它的工作原理是：两个模拟的输入端先经过缓冲后进入第一个采样保持器（ＴＨｌ），ＴＨｌ内保持的值作为粗的５位Ａ／Ｄ的输入，粗的５位ＡＤＣｌ转换器的输出驱动一个１４位精度的ＤＡＣｌ转换器，输入的模拟信号和ＤＡＣｌ的输出相减，．产生一个剩余的信号送给ＴＨ４采样保持器，并对ＴＨ３内的信号同时送给ＤＡＣ２进行５位模数变换，同时这５位ＡＤＣ２的输出驱动一个１０位精度的ＤＡＣ２转换器。ＤＡＣ２的输出同ＴＨ４内模拟剩余信号相减，得出第二个剩余信号，作为ＴＨ５的输入，并把ＴＨ５的输出送给ＡＤＣ３驱动６位模数转换。最后把三个ＡＤＣ的输出结果一起传送至数字误差校正逻辑，输出最终的１４位模数转换结果。ＡＤ６６４４芯片分成模拟和数字两部分，模拟区主要是输入端，包括时钟电路和模拟信号输入电路；数字区主要是输出端，包括１４ｂｉｔ并行数据的输出和状态位输出。ＡＤ６６４４芯片的工作时序如图４．５所示。蓦ｌ薹』｝蒜眺蕊 哈尔滨工程大学硕＋学位论文图４．５ＡＤ６６４４的工作时序图４．２．１．３ＡＤ６６４４的电路设计１、时钟电路ＡＤ６６４４的采样时钟要求质量高且相位噪声低，如果时钟信号抖动较大，信噪比容易恶化，很难保证１４位的精度。为了优化性能，ＡＤ６６４４的采样时钟采用差分形式，通过Ｍｉｎｉ．Ｃｉｒｃｕｉｔｓ公司的射频变压器Ｔ４．１ｎ３１将ＴＴＬ时钟转化为差分时钟信号，同时在变压器的次级接入一个背对背的肖特基二极管ＨＳＭＳ２８１２，以限制输入到ＡＤ６６４４的时钟幅度。时钟电路的原理图如图４．６所示。由于采样电路的性能关系到最后的采样幅度，所以在布线时，应该保证从晶振到时钟输入脚距离尽量短，采样电路与其他电路尽量隔离，在整个采样电路下大面积覆铜接地，以降低可能受到的电磁干扰，同时也可降低对其他电路的干扰。图４．６时钟信号的接入方式 哈尔滨工程大学硕士学位论文２、模拟信号输入作为新型的高速、大动态范围的模数转换器，ＡＤ６６４４的模拟信号输入也要求采用差分形式。因为差分信号可以滤掉偶次谐波分量、共模的干扰信号（如由电源和地引入的噪声），对晶振的反馈信号也有很好的滤波作用，有利于提高ＡＤ６６４４的性能。模拟输入电压在内部被偏置为２．４Ｖ，上下摆动在０．５５Ｖ以内，由于两个输入的相位相差１８００，所以模拟输入信号的峰峰值在２．２Ｖ。ＡＤＣ的输入电路多采用运放直流耦合或变压器交流耦合方式，为输入信号提供增益、偏置和缓冲。由于运放为有源器件，除具有一定的谐波失真外，还存在主要集中在低频段的噪声和较宽频带内的白噪声。这些噪声和谐波失真都降低了运放的信噪比ＳＮＲ。当运放的ＳＮＲ不明显优于甚至低于ＡＤＣ的ＳＮＲ时，它带来的噪声是不容忽视的，对于高分辨率ＡＤＣ电路，甚至是不能接受的。而作为无源器件的变压器，一般认为它的噪声和谐波失真是微乎其微、可以忽略的。因此，本设计中的模拟信号输入电路采用变压器交流耦合方式，选用与时钟电路中相同的变压器Ｔ４．１；同时为了对比，也提供了采用ＡＤ８１３８的直流耦合方式。模拟输入电路的原理图如图４．７所示。图４．７模拟输入端的接入方式３、输入电路ＡＤ６６４４的模拟输入和数据输出之间存在少量的寄生电容，数据输出线３０ 哈尔滨工程大学硕＋学位论文上的噪声会通过这些寄生电容耦合到模拟输入端，导致ＡＤ６６４４的ＳＮＲ和有效位数下降，所以不能直接将变换数据送到数据总线上；同时，由于总线上负载大的原因，可能产生过冲和高频噪声，并耦合到模拟输入端，产生与输出码关联的干扰，从而产生谐波。因此ＡＤ６６４４的输出需要一个锁存器锁定，然后再送到数据接口上，可以采用满足速度要求的低电压芯片７４ＬＣＸ５７４。同时，每条数据输出线上需要串联一个１００欧姆的电阻¨卅，目的是限制流入接收器件的电流。４．２．２Ａ／Ｄ采样频率的确定软件无线电的核心思想是对由天线感应的射频模拟信号尽可能地直接进行数字化，将其变换为适合于数字信号处理器（ＤＳＰ）处理的数据流，然后通过软件来完成各种功能，使其具有更好的可扩展性和应用环境适应性。所以，软件无线电首先面临的问题就是如何对工作频带（例如０．１ＭＨｚ＇～２ＧＨｚ）内的信号进行数字化，也就是如何对所感兴趣的模拟信号进行采样。这些是软件无线电中最基本、最关键的问题。４．２．２．１采样理论１、Ｎｙｑｕｉｓｔ采样理论Ｎｙｑｕｉｓｔ采样定理ｎ５１指出：设有一个频率带限信号ｘ（ｆ），其频带限制在（Ｏ，厶）内，如果以不小于石＝２厶的采样速率对ｘ（，）进行等间隔采样，得到时间离散的采样信号ｘ（ｎ）＝ｘ（ｎｒｓ）（其中五＝１／五称为采样间隔），则原信号ｘｑ）将被所得到的采样值ｘ（ｎ）完全地确定。根据Ｎｙｑｕｉｓｔ采样定理，采样频率应该至少大于信号最高频率厶的两倍，信号才可以无失真地重构。但是随着采样频率的提高，高速数模转换器难以实现，而且采样频率提高对后续ＤＳＰ处理速度要求也非常高，给实时处理带来困难。实际应用中常常遇到的是窄带信号，所谓窄带信号是指信号的频谱集中在信号的中心频率附近的一个窄的频率范围内，而且中心频率远远大于信号带宽。对于这类信号，并不需要采样频率达到信号最高频率的两倍，这就要用到带通采样理论。 哈尔滨工程大学硕士学位论文２、带通采样理论设一个频率带限信号ｘＯ），其频带限制在（五，厶）内，该信号的频谱如图４．８所示：ＪＩ工Ｌ，Ｊｆ＼ｆ‘ｌ｜｜．一ＩＨ一｛Ｌ０｛ＬｌＨｊ图４．８带通信号频谱不总图根据采样定理，采样后信号的频谱ｘ（ｆ）是以石为周期的函数。如果把负频率部分（一厶，一五）作周期延ｊ石，那么，为了不与正频率部分（五，厶）混叠，则应满足如下条件ｎｑ：（１）－Ｌ向右移（Ⅳ一１）石后，要小于无，Ⅳ为一整数，即：一五＋（Ｎ－ＯＬ≤无（４—７）石≤而ｚＪｒ（４－８）（２）一厶向右移蜕后，要大于厶，即：一厶＋Ａ弧≥厶（４—９）石≥等（４＿ｌＯ）综合以上两个条件，有：等≤石≤格（４－１１）Ｎ’。Ｎ一、这样经过上面的推导，可以将带通定理总结如下：存在一带通信ｘ（ｔ），其通带为（无，厶），在实信号采样情况下，其采样频率应满足以下条件，才能由采样信号重构原始信号：警≤石≤酱（４－１２）其中，Ｋ为１～ｎ的非负整数，ｎ＝厶／（厶－Ｌ）。式（４．１２）将采样频率划分为若干区间，由Ｋ确定。Ｋ越小，对采样振荡３２ 哈尔滨工程大学硕＋学位论文器频率精度的要求就越低，并随着Ｋ的下降，采样频率越高，量化信号的频谱间隔就越大，对抗混叠滤波器带外能量抑制特性要求降低。同时ＡＤＣ的处理增益也越高，输出信噪比增加，但后级处理负荷也增加。理论上讲，带通信号允许采样率大大低于两倍的信号的最高频率，这意味着可以使用较低的ＡＤＣ采样频率，进而得到更高的特性、更低的功耗和更低的成本。然而，在使用上一个重要的限制是：ＡＤＣ必须仍然能够有效地工作在信号的最高频率上，这一点通常是作为ＡＤＣ的模拟输入带宽来给出。一般ＡＤＣ的特性是随着输入频率的提高而降低的，当将ＡＤＣ用于带通采样的应用时，必须检查被采样信号的频率范围是不是在ＡＤＣ的允许带宽之内。其信号ｚ（ｆ）的重构公式为：ｚ（Ｄ＝２曰五茎ｘ（刀五）皇要鬻ｃ。ｓ（２ｘｆｏ（ｆ一，ｚ五））（４—１３）其中，石为中心频率，Ｂ为信号带宽，乃＝１／石为采样间隔。带通信号采样定理表明，对带通信号而言，可通过远低于两倍信号最高频率的采样率来进行采样。４．２．２．２采样频率和中频频率的确定设数模转换器之前的带通滤波器的矩形系数为，．ｐ＝争，如图４．９所示：卜－．／＼Ｄ图４．９矩形系数示意图为防止带外信号影响有用信号，在允许过渡带混叠时，采样频率为：石≥ｐ－ｔ－１）８（４－１４）采样频率确定以后，就可以根据下式确定中频频率五： 哈尔滨工程大学硕士学位论文ｆｏ＝（２刀＋１）等（４—１５）式中，ｎ为一正整数ｎ刀。五的选取除了要满足上式之外，另外一个重要原则是要考虑互调产物以及本振反向辐射的影响，一般取ｆｏ≥４．５Ｂ（４—１６）例如本次设计的接收机中频带宽Ｂ为１０ＭＨｚ，当ｒ为２时采样频率石≥Ｏ＋１）Ｂ＝３０ＭＨｚ，中频频率ｆｏ≥４．５Ｂ＝４５ＭＨｚ，我们取ｆｏ＝６０ＭＨｚ，则厶＝６５ＭＨｚ，无＝５５ＭＨｚ。由式（４—１２）可得ｉ１３０≤石≤器，２≤Ｋ≤６５／ｌｏ（４－１７）当Ｋ＝２时，６５≤石≤１１０当Ｋ＝３时，４３．３３≤石≤５５当Ｋ＝４时，３２．５≤疋≤３６．６７当Ｋ＝５时，２６≤ｆｓ≤２７．５当Ｋ＝６时，２１．６７≤石≤２２由式（４—１５）可得：当ｎ＝１时，石＝８０ＭＨｚ当刀＝２时，石＝４８ＭＨｚ当即＝３时，石＝３４．２９ＭＨｚ当，７＝４时，石＝２６．６７ＭＨｚ当＂＝５时，石＝２１．８２ＭＨｚ综上所述，取兀＝６０ＭＨｚ，石＝４８ＭＨｚ就可以满足本次设计要求。４．２．２．３软件无线电中频采样数字化软件无线电所基于的最基本理论是带通采样定理，而且在前置窄带滤波器的配合下，采用几个有限的采样频率就能实现对整个工作频带内的射频信号进行直接采样数字化，然后通过软件或信号处理算法完成对各种类型或各种调制样式信号的解调、处理功能。带通采样定理的应用大大降低了所需的射频采样速率，为后面的实时处理奠定了基础。 哈尔滨工程大学硕士学位论文由于软件无线电所覆盖的频率范围一般都要求比较宽，所以对宽频带工作的软件无线电台是无法采用Ｎｙｑｕｉｓｔ采样技术来采样的，而必须采用带通采样。当采样速率疋固定时，处理带宽Ｂ为采样速率的一半，即：Ｂ≤譬（４－１８）为了能处理（数字化）整个频带上的所有信号，则其采样速率．疋必须取为信号带宽的两倍。但是这种方法实现起来是比较困难的，主要是Ａ／Ｄ前面的抗混叠跟踪滤波器无法实现，因为它要求该滤波器在整个频带都保持相同的滤波器带宽和阻带特性，这几乎是不可能做到的。因此，本论文中采用超外差接收机体制，即先用一个本振信号与输入模拟信号进行混频，将其变换为统一的中频信号，然后进行数字化。这样通过改变本振频率．力，就可以完成对不同频率（．ｆ）信号的数字化，而这时Ａ／Ｄ前的信号中心频率（中频）是固定不变的（ｆｏ），如果．兀取得适当，Ａ／Ｄ前的抗混叠滤波器就会容易做得多。但是，这种超外差中频数字化体制的主要缺点是在天线与Ａ／Ｄ间增加了很多模拟信号处理环节，如混频、本振信号产生、各种滤波等。为了改善中频数字化体制对信号的适应性和扩展性，可以通过适当增加中频带宽Ｂ的办法加以解决。这时在中频带宽Ｂ内将包含有多个信道（信道数Ｎ＝Ｂ／峨），至于对带宽曰内位于某一特定信道上的信号所需进行的解调、分析、识别等处理，将由后续的信号处理器及其软件来完成，该软件主要完成数字滤波、数字下变频以及解调等信号处理任务，通过加载不同的信号处理软件就可以实现对不同体制、不同带宽以及不同种类信号的接收解调以及其他信号处理任务，这样对信号环境的适应性以及可扩展能力就大大提高了。而且由于中频带宽加宽了，本振信号就可以按大步进来设计，这样可以大大简化本振源的设计，有利于减小体积、改善性能、降低成本。４．３数字下变频方案设计在数字超外差软件无线电接收机中，数字下变频（ＤｉｇｉｔａｌＤｏｗｎＣｏｎｖｅｒｔｅｒ—ＤＤＣ）技术是软件无线电的核心技术之一ｕ叼。本论文的数字下变频器采用Ｉｎｔｅｒｓｉｌ公司的ＨＳＰ５０２１４Ｂ实现将中频采样后的数字信号下变频为基带数字 哈尔滨＿［程大学硕士学位论文信号，并且实现数字解调。数字下变频器的组成与模拟下变频器类似，包括数字混频器、数字控制振荡器（ＮｕｍｅｒｉｃａｌｌｙＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ－－ＮＣＯ）和低通滤波器（ＬＰＦ）三部分组成，如图４．１０所示。图４．１０数字下变频器的组成从工作原理讲，数字下变频与模拟下变频是一样的，就是输入信号与一个本地振荡信号的乘法运算。与模拟下变频相比，数字下变频的运算速度受ＤＳＰ处理速度的限制，同时其运算速度决定了其输入信号数据流可达到的最高速率，相应地也限定了ＡＤＣ的最高采样速率；另外，数字下变频的数据精度和运算精度也影响着接收机的性能，所以，数字下变频器必须进行优化设计。４．３．１数字下变频器的选择软件数字下变频要求从Ａ／Ｄ采样来的数据直接送给ＤＳＰ，先经过带通滤波器滤除其他不需要的信号，然后在中频（直接处理）或基带（先搬移频谱再处理）进行有用信号的解调处理。基于这种结构设计的数字下变频器直接用软件来实现是比较困难的，因为运算量太大，常规ＤＳＰ难以承受。仅从ＡＤＣ来的数据进行带通滤波所耗费（在数字下变频中，通过对带通信号乘上ｇ地实现频率搬移，所需的带通滤波器滤波变成由低通滤波器实现的滤波）的运算量就很大。一般先经模拟下变频至适当中频，然后在中频直接数字化，经数字下变频（ＤＤＣ）至基带，模拟下变频中的本振采用ＤＤＳ／ＰＬＬ，完成初步的频段选择，带通信号直接中频采样完成第二次频率变换，ＤＤＣ中的数控振荡器（ＮＣＯ）完成最后细微的数字精细调谐。４．３．１．１多速率信号处理技术３６ 哈尔滨工程大学硕＋学位论文带通采样定理的应用大大降低了所需的射频采样速率，为后面的实时处理奠定了基础。但是从对软件无线电的要求来看，带通采样的带宽应该越宽越好，这样对不同信号会有更好的适应性，有利于简化系统设计；另外当对一个频率很高的射频信号采样时，如果采样频率取得太低，对提高采样量化的信噪比是不利的。所以在可能的情况下，带通采样速率应该尽可能地选得高一些，使瞬时采样带宽尽可能地宽¨明。但是随着采样速率的提高带来的另外一个问题就是采样后的数据流速率很高，导致后续的信号处理速度跟不上，特别是对有些同步解调算法，其计算量大，如果其数据吞吐率太高是很难满足实时性要求的，所以很有必要对Ａ／Ｄ后的数据流进行降速处理。一个实际的无线电通信信号带宽一般为几十千赫到几百千赫，实际对单信号采样时所需的采样速率是不高的，所以对这种窄带信号的采样数据流进行降速处理是完全可能的。多速率信号处理技术为这种降速处理的实现提供了理论依据。１、整数倍抽取所谓整数倍抽取是指把原始采样序列石∽）每隔（Ｄ一１）个数据取一个，以形成一个新序列ｘｏ（ｍ），即：．ＸＤ（ｍ）＝ｘ（ｍＤ）（４－１９）式中，Ｄ为正整数，抽取过程如图４．１１所示，很显然如果序列ｘ（ｎ）的采样率为石，则其无模糊带宽为石／２。当以Ｄ倍抽取率ｘ（ｎ）进行抽取后得到的抽取序列ｘＤ（ｍ）之取样率为石／Ｄ，其无模糊带宽为Ｌ／（２Ｄ），当ｘ（挖）含有大于ｆｓ／（２Ｄ）的频率分量时，ｘｏ（ｍ）就必然产生频谱混叠，导致从而（垅）中无法恢复出ｘ（托）＠ｄ＇于ｆｓ／（２Ｄ）的频率分量信号。ｘ（ｎ、／１．．．１‘、－・。■Ｌ１‘、『．．丌－。ｘｏ（ｍ图４．１１整数倍抽取（Ｄ＝２）图４．１２给出了抽取前后的频谱结构变化图。３７ 哈尔滨Ｔ程大学硕＋学位论文Ｊ－Ｘ（ｅ∥）／＼＼／／＼伊＼／／＼。一：２万书Ｉ３锯］『ｉ鼍万历ＩＩＪ、７ＩＩｌＩＩＩ：／＞风么恻。Ｉ／Ｉ么／ＩＩ；万／Ｄ一｝死㈣－。矾Ｑ归］国ＩｌＩＩｌ●ＩＩ／Ｉ’Ｉ＼／１＼一ＩＩ＼ｌＩ＼－ｈ一冗０７／＂２ｎ＂∞图４．１２抽取前后（Ｄ＝２）的频率结构（混叠）由图４．１２可见，抽取后的频谱％（Ｐ归）产生了严重混叠，使得从％（Ｐ归）中无法恢复出Ｘ（ｅ如）中所感兴趣的信号频谱分量。但是如果首先用一数字滤波器（滤波器带宽为州Ｄ）对Ｘ（ｅ归）进行滤波，使Ｘ（ｅｊｍ）中只含有小于衫Ｄ的频率分量（对应模拟频率为云石），再进行Ｄ倍抽取，则抽取后的频谱就不会发生混叠，如图４．１３所示，这样如（Ｐ弦）中的频谱成分与Ｘ’（Ｐ弦）中的频谱成分是一一对应的。或者说％（Ｐ归）可以准确的表示Ｘ７０弘），进一步可以说％（Ｐ加）可以准确的表示ｘ（Ｐ归）中小于云或云石的频率分量信号。所以这时对％（Ｐ徊）进行处理等同于对Ｘ（ｅ归）的处理，但前者的数据流速率只有后者的Ｄ分之一，大大降低了对后续处理（解调分析等）速度的要求。 哈尔滨下程大学硕士学位论文Ｊ‘Ｘ（ｅ归）／＼卜＼／翟．介入八小．一一勋一：！万一７ｒ俐’刀？２．万３万彩厂］厂］一一刀。．｜Ｄ秸’｜Ｄ历～ｘ疃“、八一八门嘲八▲％∽历＼广咿１／一图４．１３抽取（Ｄ＝２）前后的频谱结构（无混叠）多速率信号处理中的抽取理论是软件无线电接收机的理论基础。在实际设计中，当抽取倍数Ｄ很大时，所需的滤波器阶数将非常高，乃至无法实现，因此，可以考虑采用分级抽取，使滤波器的阶数大为减小，这样ｊ可以大大降低对滤波器的设计要求。２、带通信号的取样率变换对于软件无线电接收机，我们所要处理的信号往往是带通信号，即为前文所假设低通信号（ｏ，石／２）的整个数字频带中的某一带宽（五，厶）内的信号。我们采用整带抽取，是指带通信号满足如下关系时的抽取：石＝华＿（２呻譬㈣式中，ｎ为正整数，石为带通信号的中心频率，石为经Ｄ倍抽取后的取样率名＝等＝２×（厶一无）＝２Ｂ（４—２１）代入可得：｝ＬｊｒｆＨ＝（２ｎ＋１）Ｂ媳－２２）３９ 即：厶＝Ｑ＋１）Ｂ或无＝ｎＢ（４－２３）式中，Ｂ为信号带宽，即带通信号的最高和最低频率是信号带宽的整数倍时称其为“整带＂抽取，这时抽取倍数Ｄ应当满足：Ｄ＝努（４－２４）＾ｎ．‘－上，也就是说当在（ｏ，Ｌ／２）整个数字频带内共有带宽为曰的Ｄ个子带时，就可进行“整带＂抽取，只要抽取前用一个带宽为Ｂ的带通滤波器对感兴趣的子带进行滤波即可，该滤波器的特性如下：％。彬）：卜去≤Ｉ：１鳓＋１）去（４－２５）ｌｏ，其他但是关系式Ｄ＝血２Ｂ在很多时候无法满足，所以要采用频谱搬移。先把位于中心频率五处的带通信号搬移到基带，然后再利用低通信号的抽取方法进行抽取。一个实带通信号ｘ（ｎ）的频谱彳（Ｐ７２∥）是共扼对称的，如图４．１４（ａ）所示，其中心频率石可以任意，我们用Ｘ＋表示Ｘ（Ｐ’２∥）中ｆ＞Ｏ的正频率分量，用Ｘ一表示Ⅸ（Ｐ。２吖）中ｆ≤０的负频率分量，则ｘ＋与Ｘ一中的任何一个分量可以用另一个分量来表示，所以我们只关心其中的一个分量即可，现在我们用复信号（移频算：：ｉＦ．）ｅＪ２ｘｆｏ”乘以原带通信号ｘ（ｎ），则Ｘ（Ｐ７２衫）中的负频率分量Ｘ一将移至零频，而其正频分量Ⅸ＋将移牵－２ｆｏ处，如果用一个低通滤波器乃＠）把２五处的高频分量滤除，则可得到图４．１５口川所示的基带信号（戈（，ｚ）对应的频率表示为ｆｆ（ｄ２∥））为：文功三黑乏＝‰Ｍｋ砂ｓｉｎ（２ｘｆｏｎ）］吲拧，㈣＝【ｘ（行）‘ｃｏｓ（２万厶刀）】术办（即）＋／【ｘ（刀）・木办（，ｚ）令： 哈尔溟工稚大学硕士学位论文而（，ｚ）＝卜（疗）・ｃｏｓ（２ｚｒｆｏｎ）］宰厅（疗）（４—２７）毪（刃）＝【ｘ（珂）・ｓｉｎ（２，ｒｆｏｎ）］＊ｈ（ｎ）（４—２８）分别称ｘｌ（ｎ）、ｘＱ（ｎ）为ｘ０）的同相分量和正交分量，这时戈仍）可表示为：戈（刀）＝ｘｌ（ｎ）＋ｊｘｅ（ｎ）（４－２９）与之对应的频谱为：２（ｅＪ２＃ｆ）＝Ｙ１（ｅｊ２７ｒｙ）＋‰（ｅｒａ＇／）：ｘ『Ｐ，：石ｃ，一而，］．二（Ｐ，：∥）（４－３０）（ａ）实带通信号的谱（ｂ）带通信号的基带表示图４．１４带通信号的基带表示图４．１５带通信号的正交抽取结构如图４．１４（ｂ）所示，如果低通滤波器日（Ｐ，２∥）设计成：日ｐ，ｚ∥）：ｊ１，ｌ厂Ｉ≤罢（４．３１）Ｉｏ，其他就可以对＿＠）、场（疗）进行直接低通抽取，可以通过改变五实现对整个采样频段（ｏ，ｇ／２）内任意信号进行抽取和解调。４１ 哈尔滨丁程大学硕士学位论文４．３．１．２数字下变频器的基本功能数字下变频器的基本功能是从输入的宽带高数据流的数字信号中提取所需的窄带信号，将其下变频为数字基带信号，并转换成较低的数据流。数字下变频经两个相乘器所构成的混频器，将输入来的数字信号和复正弦信号产生器产生的正交正弦信号相乘，相乘结果为Ｉ、Ｑ两路信号；再分别经过抽取滤波器和有限长冲击响应（ＦＩＲ）滤波器的处理，由这两个滤波器构成的复合滤波器的功能是低通滤波和抽取，其输出是数据流降低了的数字基带信号；再经过格式转换完成输出数据的格式调整，如串行／并行、定点／浮点、实型、复数型等格式调整。直接与数字接收、数字解调相结合，数字下变频实现中最主要的算法是对有用信号载频的分析、捕获和跟踪。目前最常规的办法是对接收的数字信号进行非线性处理，如Ｍ元调制信号采用Ｍ次幂的广义平方环进行处理，利用数字锁相环（ＤＰＬＬ）提取载频和相位信息。数字锁相环同模拟锁相环的工作原理一样，也是由鉴相器、环路滤波器以及振荡器组成。这里振荡器是数控振荡器（ＮＣＯ），其输出频率由环路滤波器的累加器的输出所控制。鉴相器的功能是得到信号载频与ＮＣＯ本振输出信号的相位差，对于数字接收信号经正交解调和高阶抽取滤波可得到同相信号。用硬件来完成数字下变频与抽取，而不给通带内增加额外噪声，进而不影响整机处理增益的获取，从理论来说不存在任何问题。根据多抽样率数字信号处理的理论，这种转换的条件是需要一个高性能的数字抽取滤波器，由于此时信号是窄带带通信号，为了便于抽取处理，应首先把信号变为低通基带信号瞄¨。可以证明，为了使抽取之后信号的频谱不致混叠，输入信号中的最高模拟频率成份Ｑ，必须满足：１１Ｑ。≥素Ｑ。１＝去Ｑ。２（４－３２）厶ＵＬ这里，Ｑ。。为输入信号的抽样频率；Ｑ船：为输出信号的抽样频率，Ｄ为抽取率。由此可见，在输入信号被抽取之前，必须先进行低通滤波，将频率大于１磊１Ｑ。。的成分滤除掉。该低通滤波器的性能直接决定了在信号被抽取后是否ＺＵ引入了噪声。４２ 哈尔滨工程大学硕十学位论文４．３．１．３ＨＳＰ５０２１４Ｂ及应用ＨＳＰ５０２１４Ｂ∞１是Ｈａｒｒｉｓ公司ＨＳＰ５０２１４系列ＤＤＣ中功能最强的型号，主要功能为：第一为变频，包括数控本振和数字混频，将感兴趣的信号下变频至零中频，ＨＳＰ５０２１４Ｂ的高频高分辨率的数控本振为在宽带数字信道中提取单载波的能力提供了保证；第二是低通滤波，滤除带外信号，提取感兴趣信号，ＨＳＰ５０２１４Ｂ的可编程ＦＩＲ滤波器还能设计成为匹配滤波器；第三是采样率转换，降低采样率，以利于后续信号处理。其主要技术参数如下：（１）１４位实数的数据输入格式；（２）最大数据输入速率（ＣＬⅪＮ）为６５ＭＳＰＳ；（３）处理器最大输入时钟（ＰＲＯＣＣＬＫ）为５５ＭＳＰＳ；（４）无杂散动态范围（ＳＦＤＲ）大于１００ｄＢ；（５）抽取因子为４～１６３８４；（６）最大低通输出带宽和相应输出速率为０．９８２ＭＨｚ、１２．９４ＭＳＰＳ。图４．１６ＨＳＰ５０２１４Ｂ结构框图ＨＳＰ５０２１４Ｂ数字下变频的结构框图如图４．１６所示。先进行数字下变频，数字下变频后是抽取系统，ＨＳＰ５０２１４Ｂ采用四级抽取组，它们分别是：积分梳状滤波抽取组（ＣＩＣ）、半带滤波抽取组（ＨＢ）、２５５阶ＦＩＲ滤波抽取组、重采样多相滤波抽取组。ＣＩＣ、ＨＢ滤波抽取组主要的目的是完成采样速率的抽取功能，通过大的抽取，使数据流速率快速降下来。ＨＳＰ５０２１４Ｂ采用ＣＩＣ作为首级低通滤波和抽取的原因是：滤波运算就是卷积运算（乘加运算），４３ 哈尔滨工程大学硕士学位论文ＤＳＰ做乘法运算比做加法运算费事得多，而输入到抽取系统的速率就是ＡＤＣ的采样速率，是非常高的（例如，６５ＭＨｚ）。使得ＤＳＰ难以胜任，由于ＣＩＣ滤波器系数的特殊性（系数都为１），因此，滤波运算只是做加法运算，如果，ＣＩＣ的阶数设计成与抽取因子一样大，这样滤波和抽取的控制和实现非常简单，只需将顺序输入的样本数据按抽取因子个数相加后输出，就完成了滤波和抽取。ＤＳＰ的处理速度只需与输入速率一样即可，所以ＣＩＣ特别适合于抽取系统中的第一级抽取和进行大的抽取因子的工作。由于ＣＩＣ的过渡带和阻带的衰减性能不是很好，ＨＳＰ５０２１４Ｂ采取五级ＣＩＣ级联的方法加大过渡带和阻带的衰减。ＨＢ滤波器由于其系数几乎一半为零，滤波时，乘加运算减少一半，ＨＳＰ５０２１４Ｂ把它作为第二级低通滤波和抽取。ＨＢ的抽取因子固定为２，因此，特别适合采样率降低一半的要求，ＨＳＰ５０２１４Ｂ采用五级ＨＢ级联的方法，实现每次采样率降低一半的小步进抽取。２５５阶ＦＩＲ滤波抽取组主要目的是对整个信道进行整形滤波，一般不作抽取功能，信号经ＣＩＣ、ＨＢ滤波抽取后，输入到２５５阶ＦＩＲ滤波抽取组时采样速率相对来说已经很低，所以，在一定的处理时钟速率下，能够有更高阶的ＦＩＲ滤波，使得滤波器的通带波动、过渡带带宽、阻带最小衰减等指标能够设计得很好。ＨＳＰ５０２１４Ｂ除了以上数字正交下变频、低通滤波和抽取的主要功能外，还有其他一些很好的功能，主要有：（１）数字正交下变频前有输入数据格式（－－进制偏移码或补码）选择器，还有输入信号电平检查器，电平检查器与ＡＤＣ前的放大器可组成模拟ＡＧＣ环路；（２）在ＣＩＣ前有数字放大器；（３）在２５５阶ＦＩＲ滤波器后，有一数字ＡＧＣ；（４）在二级ＨＢ内插器后有直角坐标到极坐标转换器和数字鉴频器，数字鉴频器后还有一个６３阶ＦＩＲ滤波器和一个抽取器，这使得ＨＳＰ５０２１４Ｂ具有对各种常规的幅度调制、频率调制和相位调制的解调功能；（５）ＨＳＰ５０２１４Ｂ还有格式输出功能，有直接并行输出、直接串行输出和先进先出（ＦＩＦＯ）三种输出方式，共五种输出数据类型：同相分量、正交分量、瞬时幅度、瞬时相位和瞬时频率。 哈尔滨工程大学硕士学位论文ＨＳＰ５０２１４Ｂ编程非常灵活，共有２８个３２位控制字和１５６个２２位的滤波器系数需要编程和设置，其中主要约有３５８位需要编程。通过不同的设置可以获得各种不同的功能。ＨＳＰ５０２１４Ｂ用于单信道软件无线电接收机时，能够支持宽带和窄带处理。４．３．２ＨＳＰ５０２１４Ｂ电路连接的设计ＨＳＰ５０２１４Ｂ的输出为两路并行１６ｂｉｔ和两路串行输出，可以选择利用并行或串行输出数据，在系统板设计时，为了电路的可重新配制性和软件编程的灵活性，将并行与串行输出全部与ＤＳＰ连接，分别与数据总线和两路缓冲串口连接。８位控制数据线接ＤＳＰ的低８位数据线，３位寄存器地址线接ＤＳＰ的低３位地址线。处理时钟与ＤＳＰ的ＣＬＫＯＵＴ连接，可以通过编程改变其处理时钟，进行性能调节。ＨＳＰ５０２１４Ｂ的ＣＬＫＩＮ为了与Ａ『Ｄ采样时钟同步，也由ＡＤ９８５４提供。其输出信号选择控制信号、增益控制信号、中断控制信号、输出选通信号等接到ＣＰＬＤ器件上使没有输入寄存器的信号得到保持，实现地址总线的扩展配置，使硬件的可重新配置性能提高口３１。４．４数据处理单元设计数字信号处理（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｉｎｇ，简称ＤＳＰ）是－－ｆ－ｊ涉及许多学科而又广泛应用于许多领域的新兴学科。２０世纪６０年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。在过去的二十多年时间里，数字信号处理己经在通信等领域得到极为广泛的应用。数字信号处理是围绕着数字信号处理的理论、实现和应用等几个方面发展起来的。数字信号处理在理论上的发展推动了数字信号处理应用的发展。反过来，数字信号处理的应用又促进了数字信号处理理论的提高。而数字信号处理的实现则是理论和应用之间的桥梁。４．４．１ＤＳＰ的选择及应用４．４．１．１ＤＳＰ系统的构成图４．１７所示为一个典型的ＤＳＰ系统，其中输入信号可以有各种形式。４５ 哈尔滨工程大学硕士学位论文抗混ＤＳＰ平滑叠滤Ａ／Ｄ芯片Ｄ｜入波滤波图４．１７典型的ＤＳＰ系统输入信号首先进行带限滤波和抽样，然后进行Ａ／Ｄ（ＡｎａｌｏｇｔｏＤｉｇｉｔａｌ）变换将信号变换成数字比特流。ＤＳＰ芯片的输入是Ａ／Ｄ变换后得到的以抽样形式表示的数字信号，ＤＳＰ芯片对输入的数字信号进行某种形式的处理，如进行一系列的乘累加操作（ＭＡＣ）。经过处理后的数字样值再经Ｄ／Ａ（ＤｉｇｉｔａｌｔｏＡｎａｌｏｇ）变换转换为模拟样值，之后再进行内插和平滑滤波就可得到连续的模拟波形。４．４．１．２ＤＳＰ芯片的基本结构为了快速地实现数字信号处理运算，ＤＳＰ芯片一般都采用特殊的软硬件结构。下面以ＴＭＳ３２０系列为例介绍ＤＳＰ芯片的基本结构。ＴＭＳ３２０系列ＤＳＰ芯片的基本结构包括：（１）哈佛结构；（２）流水线操作；（３）专用的硬件乘法器；（４）特殊的ＤＳＰ指令；（５）快速的指令周期。这些特点使得ＴＭＳ３２０系列ＤＳＰ芯片可以实现快速的ＤＳＰ运算，并使大部分运算（例如乘法）能够在一个指令周期内完成。由于ＴＭＳ３２０系列ＤＳＰ芯片是软件可编程器件，因此具有通用微处理器具有的方便灵活的特点。哈佛结构：哈佛结构是不同于传统的冯．诺曼（ＶｏｎＮｅｕｍａｎ）结构的并行体系结构，其主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。与两个存储器相对应的是系统中设置了程序总线和数据总线两条总线，从而使数据的吞吐率提高了一倍。而冯．诺曼结构则是将指令、数据、地址存储在同一存储器中，统一编址，依靠指令计数器提供的地址来区分是指令、数据还是地址。取指令和取数据都访问同一存储器，数据吞吐率低。在哈佛结构中，由于程序和数据存储器在两个分开的空间中，因此取指和执行能完全重叠运行。为了进一步提高运行速度和灵活性，ＴＭＳ３２０系列ＤＳＰ芯片在基本哈佛结构的基础上作了改进，一是允许数据存放在程序存储器中，并被算术运算指令直接使用，增强了芯片的灵活性：二是指令存储在 哈尔滨工程大学硕士学位论文高速缓冲器（Ｃａｃｈｅ）中，当执行此指令时，不需要再从存储器中读取指令，节约了一个指令周期的时间。流水线操作：与哈佛结构相关，ＤＳＰ芯片广泛采用流水线以减少指令执行时间，从而增强了处理器的处理能力。ＴＭＳ３２０系列处理器的流水线深度从２～６级不等。第一代ＴＭＳ３２０处理器采用二级流水线，第二代采用三级流水线，而第三代则采用四级流水线。也就是说，处理器可以并行处理２～６条指令，每条指令处于流水线上的不同阶段瞄１。４．４．２ＤＳＰ的硬件连接本系统应用ＴＭＳ３２０Ｃ５４１６高速定点ＤＳＰ芯片，它在整个系统中起着中心控制和简单的数字信号处理算法实现的功能，在对整个系统进行控制的过程中，要做到实时接收由ＰＣ机传来的指令，完成相关的寄存器读写功能和将数据上传到ＰＣ机的功能。主要对以下几个方面的控制：ＤＳＰ对射频模块的控制；ＤＳＰ对ＨＳＰ５０２１４Ｂ的控制。４．４．２．１ＤＳＰ硬件结构特征ＴＭＳ３２０Ｃ５４１６是ＴＩ公司一种定点高性能的数字处理芯片。其结构框图如图４．１８所示。它具有改进的哈佛结构、高并行结构ＣＰＵ、片内存储器、在片外围接口及一套高效的指令集。其主要特征包括：ＣＰＵ特征：三条独立的１６位数据总线和一条程序总线；４０位算术逻辑单元（ＡＬｕ），包括一个４０位桶形移位器和两个独立的４０位累加器；１７位并行乘法器与一个专用４０位加法器联合以执行单指令周期乘功Ｂ（ＭＡＣ）操作；用于Ｖｉｔｅｒｂｉ操作加／比较选择的比较、选择和存储单元（ＣＳＳＵ）；指数编码器以计算４０位累加器中数值的指数部分；两个地址发生器，包括８个辅助寄存器和２个辅助寄存器算术单元。存储器：１９２Ｋ字（１６位）最大可寻址存储空间，包括６４Ｋ字程序空间、６４Ｋ字数据空间和６４Ｋ字Ｉ／Ｏ空间，２８Ｋ字单口片内ＲＯＭ，其中８Ｋ字既可定义为程序空间也可定义为数据空间；５Ｋ字双口片内ＲＡＭ。４７ 哈尔滨工程大学硕士学位论文图４．１８ＴＭＳ３２０Ｃ５４Ｘ的结构框图指令集：单指令重复和块重复操作；内存块移动指令；３２位指令字；２或３个操作数读取指令；可并行存储和读取算术指令；条件存储指令；中断快速返回指令。外围接口：软件可编程等待状态发生器；可编程空插入操作；片内锁相环时钟发生器；两个可支持８位和１６位传送的全双工标准串行口；一个１６位定时器；外部总线断开控制；数据总线保持器。４．４．２．２ＤＳＰ对射频模块的控制在射频模块设计部分提到了如何控制射频模拟下变频器ＵＶｌ３１６，其方法是用ＤＳＰ的串口与ＵＶｌ３１６通信，其通信模式为，２Ｃ总线模式，将控制字写入ＵＶｌ３１６的控制寄存器中，实现本振频率的调节。另外，在对ＤＳＰ接收到的数字信号进行一定的分析处理之后，通过Ｄ／Ａ（如ＭＡＸ５２５）转换器实现对ＵＶｌ３１６的ＡＧＣ信号实时控制，通过程序改变其取值，从而改变模拟前端输出信号的特性，使之更好的满足后续处理的要求。此模块的设计需要实时性强，达到可以很快将整个电路性能调节到最佳，其中ＤＳＰ中的处理算法极为重要，对整个系统性能起着关键的作用瞄】。 哈尔滨工程大学硕士学位论文４．４．２．３ＤＳＰ对ＨＳＰ５０２１４Ｂ的控制系统中心控制的就是ＨＳＰ５０２１４Ｂ，它的功能的发挥完全要靠ＤＳＰ芯片对其的配置，ＨＳＰ５０２１４Ｂ共有２８个３２位控制字和１５６个２２位的滤波器系数需要编程和设置，其中主要约有３５８位需要编程。通过不同的设置可以获得各种不同的功能。为了是其功能全部得以发挥，就要求它的信号、控制接口开放性好，因此，利用ＤＳＰ丰富的接口资源，实现ＨＳＰ５０２１４Ｂ的并行、串行输入功能的可选择性，控制信号通过ＣＰＬＤ与ＤＳＰ连接，可以充分利用ＤＳＰ的资源，发挥ＨＳＰ５０２１４Ｂ的灵活性，在ＤＳＰ的编程开发时得到充分体现。４．４．２．４ＤＳＰ的控制接口扩展通过ＣＰＬＤ器件ＡｌｔｅｒａＥＰＭｌ２７０实现对ＤＳＰ有限的控制信号的扩展，这样大大加强了硬件的灵活性，并且可以用其制作译码电路降低ＤＳＰ的计算量，提高ＤＳＰ对硬件的接口性能，从总体上将系统的控制接口分配的更合理，完成一定的控制逻辑的转换。通过ＣＰＬＤ的译码可以有效地控制ＡＤ９８５４，ＭＡＸ５２５，使其有效地完成各自的功能，并且为将来功能的扩展留出了空间。４．５频率合成器及应用直接数字合成器在本系统中用作产生数字可调的Ａ／Ｄ芯片的采样时钟和ＤＤＣ芯片ＨＳＰ５０２１４Ｂ的采样时钟输入信号ＣＬＫＩＮ，满足ＣＬＫＩＮ等于Ａ／Ｄ采样频率的倍数的关系。４．５．１直接数字频率合成器（ＤＤＳ）１９７１年，美国学者Ｊ．Ｔｉｅｍｅｙ，Ｃ。Ｍ．Ｒａｄｅｒ和Ｂ．Ｇｏｌｄ提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理，即ＤｉｒｅｃｔＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｓ（ＤＤＳ），直接数字频率合成吲。ＤＤＳ原理框图如图４．１９所示，其中当系统不需要进行相位和幅度控制时，可以省去相位加法器和数字乘法器。因此ＤＤＳ主要包含相位累加器、波形存储器、数／模转换器和低通滤波器。在系统时钟的控制下，相位累加器对频率控制字Ｋ进行线性累加，得到的相位码≯（聆）对波形存储器寻址，使之输４９ 哈尔滨丁程大学硕士学位论文出相应的阶梯波，最后经低通滤波器得到连续变化的所需频率的波形。相位控制字幅度控制字频图４．１９ＤＤＳ原理图理想的正弦波信号Ｓ（ｔ）可表示成：Ｓ（ｆ）＝Ａｃｏｓ（２万ｆｔ＋≯）（４—３３）式（４－３３）说明Ｓ（ｔ）在振幅Ａ和初相矽确定后，频率由相位唯一确定：矽（ｆ）＝２刀夕（４－３４）ＤＤＳ就是利用式（４．３４）ｄＰ矽（ｆ）与时间ｆ成线性关系的原理进行频率合成的，在时间，＝Ｚ间隔内，正弦信号的相位增量△矽与正弦信号的频率．厂构成一一对应关系，如图４．１９所示。ｆ＝△矽／（２万互）（４－３５）在图４．１９所示的方框图中的时钟电路是由一个高稳定的晶体振荡器产生的，用于提供ＤＤＳ中各部件同步工作。频率控制字Ｋ送到Ｎ位相位累加器中的加法器数据输入端，相位累加器在时钟频率的作用下，不断对频率控制数据进行线性相位累加，当相位累加器累计满量时就会产生一次溢出，累加器的溢出频率就是ＤＤＳ输出信号的频率。由此可以看出，相位累加器实际上是一个模数２为基准、受频率数据控制字Ｋ控制而改变的计数器，它累积了每一个参考时钟周期Ｚ内合成信号的相位变化，这些相位值的高位对ＲＯＭ寻址。在ＲＯＭ中写入了２‘Ⅳ个正弦数据，每个数据有Ｄ位。不同的频率控制码Ｋ，导致相位累加器的不同相位增量，这样从ＲＯＭ输出的正弦波形的频率不同，ＲＯＭ输出的Ｄ位二进制数送到ＲＯＭ进行Ｄ／Ａ变换，得到量化的阶梯形正弦波输出，最后经低通滤波器滤除高频分量，平滑后得到模拟的正弦波信号。 哈尔滨Ｔ程大学硕士学位论文波形存储器主要完成信号的相位序列≯（，２）到幅度序列Ｓ（ｎ）之间的转化。从理论上讲，波形存储器可以存储具有周期性的任意波形，在实际应用中，以正弦波最具代表性，也应用最广。ＤＤＳ输出信号的频率与时钟频率以及频率控制字之间的关系如式（４—３６）所示：ｌ咐＝对ｃ｜ｔ。（４－３６）式中，厶为ＤＤＳ输出信号的频率，Ｋ为频率控制字，Ｚ为时钟频率，Ｎ为相位累加器的位数。根据前面的分析，不难得知ＤＤＳ的最小频率分辨率（最小频率分辨率是指频率控制字Ｋ的最低位为１，其余位均为０时ＤＤＳ的输出频率）满足：１％＝寿五（４—３７）由此可见，ＤＤＳ相当于一个特殊的小数分频器。当改变频率控制字Ｋ时，即可改变输出频率。目前常用是正弦输出的ＤＤＳ芯片，正弦输出的ＤＤＳ原理框图如图４．２０所示。图４．２０正弦输出ＤＤＳ原理框图Ｎ：相位累加器比特数；Ｍ：相位累加器实际对ＲＯＭ寻址的比特数；Ｓ－ＲＯＭ输出正弦信号（离散化）的比特数；Ｂ：相位累加器舍去的比特数，满足召＝Ⅳ．Ｍ。４．５．２ＤＤＳ芯片的选用本次设计中，ＤＤＳ芯片选用ＡＤ公司的ＡＤ９８５４昭刀，采用先进的ＤＤＳ技术制成的高集成度的ＤＤＳ频率合成器。与传统的ＤＤＳ芯片相比，为了实现线性调频和提高集成度，除了一般ＤＤＳ芯片所具有的相位累加器、正弦存储 哈尔滨工程大学硕士学位论文表以外，还在相位累加器前加了一级频率累加器和后面集成了数模转换器。ＡＤ９８５４的主要性能特点如下：（１）３００ＭＨｚ内部时钟，内置４倍到２０倍的可编程参考时钟倍频器；（２）集成的１２位输出ＤＡＣ；（３）优异的ＳＦＤＲ性能；（４）两个４８位可编程频率字寄存器；（５）两个１４位可编程相位偏移量寄存器；（６）单音、ＦＳＫ、斜升ＦＳＫ、ｃｒｌｉＩ－ｐ、ＢＰＳＫ五种工作模式；（７）１２位幅度调制寄存器以及可编程键控幅度整形功能；（８）单引脚ＦＳＫ和ＢＰＳＫ数据接口；ＡＤ９８５４内部共有４０个８位寄存器，正是通过对以上各寄存器的写操作从而完成对ＡＤ９８５４的工作模式、输出波形（频率、相位、幅度）、频谱特性以及功耗等的设置。ＡＤ９８５４的基本结构如图４．２１所示，并口写时序关系如图４．２２所示。图４．２１ＡＤ９８５４结构框图５２ 哈尔滨工程大学硕士学位论文ＩＩＩ｜＾Ｉ）／）＜＾３＼Ａ２翻）＜∞＞＜∞、厂、厂‘＼ｔＡｆ，ｕｔ姗＿ｔＤ曩ｕ－图４．２２ＡＤ９８５４并口写时序图ＡＤ９８５４的频率控制码，控制命令以及相位调制码都是通过总线并行或串行的方式装入的。当改变输出信号频率时，总线并行装入形式包括１０次装入８ｂｉｔ控制码（字节），其中包括４个控制字节和４８ｂｉｔ的频率调谐码。串行装入则是通过１９脚将串行数据流装入到ＡＤ９８５４的寄存器中。当系统时钟为１００ＭＨｚ时，频率分辨率为：ｆｏｍｉｎ＝／ｃ／２４８≈３．５５×１０ｑＨｚ（４－３８）输出频率为：五＝膨×五／２铝（４－３９）其中，Ｍ为ＤＤＳ的频率控制字。４．６布线调试经验及结论由于系统涉及模数混合的高速电路设计，所以电路板应严格分为模拟区和数字区，以ＡＤＣ作为两区的交界。内层地也应相应分为数字地和模拟地，并在ＡＤＣ附近通过磁珠在一点相连，以消除数字地对模拟地的干扰。ＡＤＣ的时钟与模拟信号的输入应尽量隔离，晶振放置应尽量远离供电电路。由于ＤＳＰ是高速器件，因此在设计本系统的电路板时面临着电磁干扰的问题。在ＰＣＢ设计中，对电源走线有特别的要求并且要求模拟噪声和数字电路噪声相互隔离以避免噪声耦合，这样一来布局和布线的复杂性就增加了。对电源传输线的特殊需求以及隔离模拟和数字电路之间噪声耦合的要求，使混合信号ＰＣＢ的布局和布线的复杂性进一步增加。如果将Ａ／Ｄ转换器中模拟放大器的电源和Ｄ／Ａ转换器的数字电源接在一起，则很有可能造成模拟部分数字部分电路的相互影响。印制电路板的抗干扰设计对ＰＣＢ的电磁兼容性影响很大，为了使ＰＣＢ上的电路正常工作，本系统拟采取以下措施： 哈尔滨Ｔ程大学硕＋学位论文（１）为减少电磁干扰，必须尽可能使元件之间的走线最短，同时还要使输入输出部分尽可能隔开。（２）在进行布线之前，首先需要对所选用组件器及各种插座的规格、尺寸、面积等有完全的了解；对各部件的位置安排作合理的、仔细的考虑，主要是从电磁场兼容性、抗干扰的角度，走线短，交叉少，电源，地的路径及去耦等方面考虑。各部件位置定出后，就是各部件的连接，按照电路图连接有关引脚。（３）确定印刷电路板所需的尺寸，并按原理图，将各个元器件位置初步确定下来，然后经过不断调整使布局更加合理。在设计混合电路时必须了解电磁兼容（ＥＭＣ）的两个基本原则：第一个原则是尽可能减小电流环路的面积；第二个原则是系统只采用一个参考面皿即。在实际工作中一般倾向于使用统一地，而将ＰＣＢ分区为模拟部分和数字部分。模拟信号在电路板所有层的模拟区内布线，而数字信号在数字电路区内布线。在这种情况下，数字信号返回电流不会流入到模拟信号的地。只有将数字信号布线在电路板的模拟部分之上或者将模拟信号布线在电路板的数字部分之上时，才会出现数字信号对模拟信号的干扰。出现这种问题并不是因为没有分割地，真正的原因是数字信号的布线不适当。在混合信号ＰＣＢ板上通常有独立的数字和模拟电源，能够而且应该采用分割电源面。但是紧邻电源层的信号线不能跨越电源之间的间隙，而所有跨越该间隙的信号线都必须位于紧邻大面积地的电路层上。在有些情况下，将模拟电源以ＰＣＢ连接线而不是一个面来设计可以避免电源面的分割问题印１。４．７本章小结本章以上一章建立的硬件平台总体方案为蓝本，对接收机中涉及到芯片、元器件的选择、应用和涉及到的背景理论进行了详细介绍。理论知识中包含射频前端锁相技术、ＡＤ采样理论、多速率信号处理技术及频率合成技术。本章最后考虑了在实际电路设计中可能会遇到的问题，给出了实现电磁兼容的若干措施。 哈尔滨工程大学硕士学位论文第５章接收机软件设计上一章主要是在接收机系统硬件框架的基础上，详细介绍了其中主要单元模块的设计，但实际上，软件无线电接收机的功能体现在其软件的灵活配置上，在相对固定通用的硬件平台基础上，选用不同的软件，就可以实现不同的功能，虽然本论文设计的接收机距离理想的软件无线电接收机仍有一定的差距，但软件算法在接收机中起关键作用这一点是一样的。要努力做到以软件作为接收机的主导。与传统的扩频接收机相类似，基于软件无线电的扩频接收机也需要完成信号的同步，主要有信号的捕获、伪码跟踪、载波跟踪等。那么在设计接收机时，其软件设计也就主要包括上述几步。本章拟对扩频信号的捕获跟踪典型算法进行介绍分析，给出接收机的软件实现流程图。５．１软件无线电ＤＳＳＳ接收机数学模型设计直序扩频通信用伪随机码序列（ＰＮ码）把基带信号的频谱进行扩展，形成相当宽带的低功率谱密度信号。软件无线电思想的引入，使得可以在基带部分由软件实现扩频调制和信息调制，以形成数字中频信号后，再经Ｄ／Ａ变换和模拟载波调制进行发射。在接收端对模拟下变频得到的中频信号进行Ａ／Ｄ转换、数字下变频以后，采用软件算法数字信号处理器实现解调和扩频解调。通过软件模块的改变来实现调制方式的改变可给系统带来极大的灵活性，而不需要改动硬件结构。ｊ玉协ｊ｜亚铷；翮ｉｆ隔｜｜这庄到ｌｊ｜畦生矍ｌ是加ｌｖ（胛）ｍ限器ｒ１判决同步ｄ’ｔｎ图５．１ＤＳＳＳ接收机模型在此不妨假设在发射端，数据信号是宽度为ｒ、取值为±１的矩形波信号ｄ（ｆ）；扩频码信号是长为Ｎ，ｃｈｉｐ宽度为乏、取值为±ｌ的矩形波信号 哈尔滨工程大学硕士学位论文ＰＮ（ｔ）；且有Ｔ＝幄。若以采样频率石、进行数字化后，Ｔ内的样本数坼＝Ｎｆ。此时发射端发射的射频信号或者是图５．１中的接收端天线欲接收的射频信号为：Ｊ（ｆ）＝４２Ｐｄ（ｔ）・ＰＮ（ｔ）・ｃｏｓ（２ｎ＇ｆｄ＋Ａ口ｏ）（５—１）式中，尸为发射端上变频的载波信号功率，．￡为发射端的信息调制载波频率。模拟下变频后传输信道中引入各种噪声与干扰为Ⅳ（ｆ），则有：，（疗）＝４２Ｐｄ（ｎＴｓ）・ＰＮ（ｎＴｓ）－ｃｏｓ（２ｘｆ。ｎＴｓ＋△伊）＋Ｎ（ｎ墨）（５—２）软件模块处理的对象是以上所得的数据流。信息数据的信息解调和扩频解调可由软件同时实现。当信息解调的相干载波序列为ｃ７（门）＝４２７ｃｏｓ（２万伽五＋咖；本地ＰＮ码为ＰＮ’（，ｚ），且以，２）＝ＰＮ７（胛）・ｃ’（，２）。经过累加器对从各样本相加后获得的输出序列为：Ｊ．＋．．．Ｎ—．ｒＶ（，ｚ）＝芝：（后）・ｗ（门）矿（珂），ｆ＝（ｊ－１）Ｎｒ，Ｊ＝１，２，３，…（５－３）ｋ＝ｉ在扩频通信的收发两端己完全同步锁定时，有∥＝以，妒＝△伊，ＰＮ’（门）＝ＰＮ（ｎ），并且在累加器中的各样本中，ｄ（ｎ）值是不变的，要么是１，要么是一１，记为以。那么上式可以表示成：生生——ｖ（ｎ）＝Ｐ。坼‘ｄｏ＋∑Ｎ（ｋＴｓ）・ＰＮ（ｋＴｓ）‘４２Ｐｃｏｓ（２万Ｚ尼五＋△咖（５—４）七毒ｌ对ｖ（ｎ）进行门限判决：１，０）＞０时，ｄｏ＝１；ｖ（ｎ）＜０时，ｄｏ＝一１。由此恢复出ｄ（，ｚ），由于噪声和干扰的存在可能造成错判引起误码。在基于软件无线电的扩频接收系统中（如图５．１所示），不采用大量的硬件来实现并行匹配滤波器的方法，而是把经过模数Ａ／Ｄ采样和数字下变频ＤＤＣ之后的数据存储起来，利用数字信号处理器ＤＳＰ对这些数据进行计算，用软件来实现扩频码捕获跟踪以及载波同步等ｐ川。５．２伪码序列捕获环路扩频通信系统一般都选用具有良好自相关特性的伪随机序列作为扩频编码，常见的有ｍ序列、Ｇｏｌｄ序列等。以ｍ序列为例，ｍ序列是一种具有双值自相关函数的伪随机序列，其自相关函数满足：５６ 哈尔滨工程大学硕士学位论文Ｒ（Ｏ＝＝（５・５）式中：Ｐ—ｍ序列的周期；ｆ一码偏移量；其自相关函数曲线如图５．２，从图中可以看出，当接收机本地产生的伪码序列与接收到的伪码序列相位完全相同（ｆ＝０）时，其相关值达到最大。随着码偏移量的增加（ｆ≠０），其相关值逐渐减小，当两个伪码相位差超出一个码片以后，相关值变为最低。由伪随机码的这种特性，可以利用相关捕捉的办法来实现对接收伪码序列的捕洌３１１。实现伪码序列的捕获的方案有很多，Ｉｐ即』ｒＩ／＼．／ｏ＼１２３４二‘１／＼＼ＴＬ／ｐ＼一图５．２ｍ序列自相关函数曲线如声表面波检测、卷积器、数字匹配滤波器等，但这些方法对算法或器件工艺要求较高，本次设计的系统采用滑动相关法来捕获接收到的伪码序列，其原理如图５．３：ＶＪ＞，ｌ一型气了 哈尔滨工程大学硕士学位论文图５．３接收机伪码捕获原理图天线接收到的扩频信号经过Ａ／Ｄ采样以后变为：册＝√西・ｄ［（１＋ｆ）以一致】．－ｐＮ［Ｏ＋ｇ）ｉｒ，一红】ｃｏＳ慨＋ｃｏｄ）ｉＬ＋ｑＪ。】＋刀（ｆ）（５—６）式中：尸一扩频信号功率；９一多普勒频移引起的码速率扩展，是多普勒频移与载波频率的比值；ｔ一采样间隔时间；ｆ一码相延迟，与传播距离有关；Ｚ一一个伪码码元的时间；∞，一载波角频率；∞ｄ一多普勒频移；‰一载波初始相位；刀（ｆ）一带限高斯白噪声（高斯白噪声经过滤波器及采样后的输出序列）。本地产生的载波可表示为：ＯＯＳ［（（Ｏ己＋ｃｂｄ）ｆｔ＋多。】（１支路）和ｓｉｎ［（ｃｏ￡＋ｃｂｄ）以＋庐。】（Ｑ支路），其中以为本地载波对多普勒频移ＣＯｄ的估计值，钆为本地载波对发射载波初始相位‰的估计值。本地产生的伪码可表示为：肼【（１＋善）皿一缸Ｊ，其中拿和善分别是对多普勒频移引起的码速率扩展ｆ和码相延迟亭的本地估计值。扩频信号Ｓ（ｆ）与本地载波和伪码信号相乘后，进入积分清洗环节，可得到输出Ｉ（ｋ）和Ｑ（ｋ）分别为： 哈尔滨工程大学硕士学位论文ｘ（Ｏ＝４７．尺必（后）】ｓｉｎｃ旺织内疵Ｂｃｏｓ９。＋而，（七）（５—７）Ｑ（老）＝扛．Ｒ［Ｚ（ｋ）】ｓ，ｉｒ，ｏ｛ＩＺｆＩ＋螽ｏ（后）（５．８）其中Ｒ【ｐ（尼）】是伪随机序列的理想二值自相关函数；ｓｉｎｃ（ｘ）＝ｓｉｎｘ／ｘ；矾何是多普勒频移估计残差；Ｔ为预检积分时间；纯＝织内・ｆ＋九一缈。为载波相位差；ｈ，（七）和砧（七）是服从高斯分布的系统输出等效噪声。Ｉ（ｋ）和Ｑ（ｋ）两路信号经平方相加后得到Ｚ（ｋ）：ｚ（后）＝４１２（后）＋０２（七）（５—９）由式（５－７）和（５—８）可知，，（后）和Ｑ（ｋ）的均值随伪码相位误差和多普勒频移估计误差的降低而增大。根据伪随机序列的自相关函数特性，在一个伪码完整周期内，仅当ｐ（ｋ）＜瓦时有尺瞄（尼）】＞０，有且只有一次相关最大值出现在ｐ（ｋ）＝０时。根据这样的特点就可以设定一个检测门限昨，搜索算法对Ｚ（ｋ）和％的大小进行比较，当Ｚ（老）≥巧时，说明收发两序列相位一致，扩频信号被捕获，进行相位判决证实；当Ｚ（尼）＜巧时，说明收发两序列相位不一致，信号未被捕获，控制电路应调整本地伪码序列相位（使码发生滑动半个码片Ｚ／２），进行下一码片单元的捕获。对于长度为Ⅳ的伪随机序列，使用串行滑动相关捕获法要使本地伪码经过２Ｎ次滑动才能使本地序列相位遍历接收序列整个周期的各个相位状态。设本地序列与发送来的序列相位一致所需要的最大相位滑动次数为彳，对每次步进滑动半个码元（￡／２）进行捕获的情况，有：Ａ＝２Ｎ（５－ｌｏ）在捕获过程中，假设门限比较器的准确检测概率为１，虚警概率为０，经过Ｋ次序列相位滑动实现捕获，则捕获时间为：疋＝碣（５—１１）式中％为积分清洗间隔时间，Ｋ的最小值为１（本地伪码不需滑动，相关后就判断出伪码相位），最大值为Ａ＝２Ｎ，由此可得串行滑动相关捕获法的平均捕获时间为：Ｌ＝％＝２（Ｎ＋１／２）Ｌ（５—１２）５９ 哈尔滨１＝程大学硕士学位论文式中：％＝Ａ瓦，以＜兄＜Ｎ（ｎ为伪随机序列产生所需的线性移位寄存器个数）。５．３伪码序列跟踪环路扩频信号经过伪码序列捕获电路以后，本地产生的伪码序列同接收到的伪码序列之间相位已经基本一致，但还存在半个码片相位差。为了进一步缩小收发两伪码之间的相位差，同时能够使本地伪码相位跟踪接收伪码的相位变化，就必须建立一个伪码跟踪环路。伪码跟踪分为相干方式与非相千方式，相干方式是指在确知发端载波频率和相位的情况下进行工作，非相干方式则是在不知道发端载波频率和相位的情况下工作。由于接收机距发射台距离不定，而且由于载体运动接收信号存在微小的多普勒频移，因此本设计采用非相干方式的超前一滞后延迟锁相环。跟踪环路能够正确得出本地伪码序列和接收伪码序列之间的相位差（或是对该相位差的估计值），并能根据这个相位差产生能够减小该相位差的ｓ（ｏ超前滞后本地伪码生盟＋厂颖芬清洗Ｌ划葺另蚶办清ｉ１划鬲本地载波环路滤波器Ｅ（七）‘Ｚ—ｊ一工（七）Ｄ（ｋ，Ｐ，占）图５．４非相干超前一滞后延迟锁相环原理图控制信号，以此来控制本地伪码序列使之与接收到的伪码序列相位完全一致。其原理图见５．４。 由式（５．６）可知Ａ／Ｄ采样后的信号Ｓ（ｆ）为：ｓ（ｏ：√互歹．ｄ［Ｏ＋ＯｉＬ一号ｔ】．尸Ⅳ【（１＋与）ｉｔ一号ｔ】ｃｏｓ【（∞工＋∞ｄ）ｆｔ＋＜Ｐ。】＋玎（ｆ）Ｓ（ｆ）与本地载波（同相和正交）和本地伪码（超前和滞后）分别相乘并经过积分清洗后可得：Ｌ（后）＝Ａｄ（ｋ）Ｒ（ｐ＋８）ｃｏｓｔ＋露＋（豇）（５・１３）Ｑ＋（七）＝Ａｄ（ｋ）Ｒ（ｐ＋５）ｓｉｎ女＋五口＋（七）（５＿１４）Ｊ一（尼）＝Ａｄ（ｋ）Ｒ（ｐ一６）ｃｏｓ仇＋面一（露）（５＿１５）Ｑ＿（豇）＝Ａｄ（ｋ）Ｒ（ｐ＋５）ｓｉｎ女＋％一（七）（５－１６）式中：Ａ一支路等效增益，Ａ＝瓜ｉｎｃ［鲵（七）】兀ｒ；ｄ（ｋ）一调制数据，ｄ（ｋ）＝±１；Ｐ一伪码相关差。式（５．１３）、（５．１４）、（５．１５）、（５．ｉ６）经平方相加后可分别得出Ｅ（七）和三（后）：Ｅ（ｋ）＝ｅ（尼）＋讲（舫：阻ｄ（尼）尺（夕＋６）ｃｏｓ吼＋玩＋（露）】２＋［Ａｄ（ｋ）Ｒ（ｐ＋８）ｓｉｎ；＋磊Ｑ＋（露）】２：么２ｄ２（七）Ｒ２（ｐ＋Ｊ）＋２彳ｄ（尼）Ｒ（ｐ＋Ｊ）Ｌｃｏｓ妒ｔ疔“（ｋ）＋ｓｉｎ女％＋（尼）Ｊ（５－１７）＋磊Ａ（七）＋磊５＋（七）＝Ａ２ｄ２（后）Ｒ２（ｐ＋６）＋，２Ｅ（尼）Ｌ（ｋ）＝￡（尼）＋谚（尼）：豳ｄ（尼）Ｒ（ｐ一６）ｃｏｓ吼＋羁一（七）】２＋ｂｄ（霓）尺（ｐ一６）ｓｉｎ吼＋如一（克）】２：么２ｄ２（后）Ｒ２（ｐ一６）＋２Ａｄ（ｋ）Ｒ（ｐ—ａ）［ｃｏｓ妒ｔ绣一（豇）＋ｓｉＩｌ垆＾而Ｑ一（尼）】（５－１８）＋硅（尼）＋褐一（尼）＝Ａ２ｄ２（Ｊ｜｝）Ｒ２（ｐ一６）＋＂上（忌）两项相减可得环路误差信号Ｄ（ｋ，岛６）为：６ｌ 哈尔滨１＝程大学硕士学位论文Ｄ（ｋ，Ｐ，６）＝Ｌ（Ｋ）一Ｅ（七）＝Ａ２【Ｒ２（ｐ一万）一Ｒ２（ｐ＋巧）】＋ｋ（后）－－ｒ／Ｅ（七）】（ｓ－１９）＝ＫｏＤａ（Ｐ，６）＋ⅣＤ（尼）式中：Ｋ—环路鉴相增益系数，Ｋｏ＝Ａ２５Ｄ△０，Ｊ）一环路鉴相特性，Ｄ△（ｐ，Ｊ）＝Ｒ２（ｐ一６）一Ｒ２Ｇｏ＋Ｊ），其鉴相曲线见图５．５（占ｍｍ疋／２时）；ⅣＤ（后）一环路等效噪声。见（ｐ，∞・入疋ｌＩＷＣ／２Ｃ７－一１图５．５伪码跟踪环路鉴相特性由图５．５鉴相特性可以看出，若忽略噪声项ⅣＤ（露）的影响，当Ｄ△（ｐ，５）＝０时，可以判断三（后）＝Ｅ（尼），根据伪码的相关特性可得出伪码相关差ｐ＝０，码相位达到精确同步；当Ｄ△（尸，６）≠０时，伪码相关差Ｐ≠０，控制算法将调整本地伪码信号向相位差减小的方向移动，直到本地伪码与接收伪码完全同步为止。５．４载波相位频率跟踪环路当接收到的扩频信号通过伪码序列捕获和跟踪电路以后，可以认为附加在原始信息数据上的伪码信息已经被解除了（即解扩），得到原始信息数据调制的载波信号。接下来的工作就是对载波进行跟踪，获得原始信息数据和精确的载波相位信息。载波跟踪分为相位跟踪和频率跟踪两种，在载体低动态 哈尔滨工程大学硕士学位论文环境下，载波跟踪采用锁相环ＰＬＬ，可以获得较高的跟踪精度。在载体高动态环境下，ＰＬＬ需要的带宽变大，跟踪精度降低。特别是当多普勒频移比较严重时，ＰＬＬ已经不能保持稳定跟踪而导致载波跟踪失锁。解决的方法是采用频率跟踪，率跟踪环ＦＬＬ具有较好的动态性能，但跟踪精度比ＰＬＬ跟踪精度低∞１。５．４．１科斯塔斯环载波相位跟踪本次设计采用同相正交的科斯塔斯（Ｃｏｓｔａｓ）环来完成对载波信号的提取和相位跟踪。科斯塔斯环的基本原理图见５．６。图５．６科斯塔斯环原理框图本地载波ＤＣＯ发出同相（Ｉ路）和正交（Ｑ路）两路信号，这两路信号在相位上相差，分别可表示为：Ｉ路：ｃｏｓ【（咣＋奶）ｆ瓦＋玩】Ｑ路：ｓｉｌｌ【（吼＋奶）ｆＩ＋魏】式中的奶和甄分别是本地载波信号多普勒频移％和接收载波初始相位‰的估计值。接收到的信号Ｓ（ｆ）与本地伪码和载波信号相乘经积分清洗后得到的，（尼）和Ｑ（后）分别为（公式（５．７），（５—８））：，（后）＝扛．Ｒ瞄（露）】ｓｉｎｃ｛阮何疵ＢｃｏｓＱ。＋秀（后）Ｑ（后）＝扛．Ｒ［，ｏ（ｋ）］ｓｉｎｃ｛ＩＡｆａ（ｋ）Ｔｒｋ］｝ｓｉｎ（ｐ。＋％（后）将，（后）和Ｑ（尼）两路信号相乘，可以得到科斯塔斯环路的误差信号Ｅ（ｋ）：６３ 哈尔滨ｆＴ程大学硕士学位论文Ｅ（后）＝，（Ｊｉ｝）×Ｑ（七）＝Ｌ２Ａ２ｄ２（尼）ｓｉｎ２（，ｏｋ＋彳删【ｃ。ｓ仇％（尼）＋ｓｉｎ蛹（尼）】∞ｏ）＋露（后）霸（后）＝ＫｏＤａ（纨）＋Ｎｅ（后）式中：瓦一环路鉴相增益系数，；ＤＡ（纨）—环路鉴相特性，么（纨）＝去ｓｉＩｌ２纨；Ｎｅ（尼）一环路等效噪声。当纨较小时有：ｓｉｎ２‘ｏｔ≈２仇，此时环路鉴相特性Ｄ△（纨）≈吼，若不考虑噪声项ⅣＰ（后）的影响，环路误差信号Ｅ（ｋ）的大ｄ，Ｎ载波相位误差吼成正比。因此用环路误差信号Ｅ（尼）去控制本地载波发生器调整本地载波的相位，使最终的稳态相位误差减小到很小的数值，实现本地载波的相位跟踪。５．４．２叉积自动载波频率跟踪叉积频率跟踪环（ＣＰＡＦＣ）具有运算量小，跟踪性能好，易于数字化实现的特点，因此本设计采用叉积频率跟踪环来对载波进行频率跟踪，原理如图５．７所示。图５．７叉积频率跟踪环原理框图由图可知环路误差控制信号Ｅ（ｋ）为： 哈尔滨Ｔ程大学硕十学位论文Ｅ（七）＝，（尼一１）Ｑ（七）－Ｉ（ｋ）Ｑ（ｋ－１）＝Ａ２ｄ（ｋ）ｄ（ｋ一１）ｓｉｎ（口ｏｋ一仇一１）＋Ａｄ（ｋ）ｌ疗，（七一１）ｓｉｎｑ，七一％（后一１）ｃｏｓ９ｌｊ＋Ａｄ（ｋ一１）｛％（ｋ）ｃｏｓ々０¨一绣（后）ｓｉｎ纨一１ｊ＋访，（七一１）ｆｉｅ（ｋ）一羁（七）％（尼一１）ｊ＝Ｋｏｄ（ｋ）ｄ（ｋ一１）Ｄ（Ａａ）ｄ）＋ＮＦ（尼）（５－２１）式中：瓦一环路鉴相增益系数，；Ｄ（Ａｗｄ）一环路鉴频特性，Ｄ（Ａｃｏｄ）＝ｓｉｎＡｃｏｄＴ，Ａｃｏｄ为本地载波与接收载波的频率差，丁为数据调制周期；ⅣＦ（后）一环路等效噪声。由环路鉴频特性Ｄ（Ａｃｏ矗）＝ｓｉｌｌＡ（．ＯｄＴ，当ＡＯｇｄＴ较小时ｓｉｎＡｃｏ矗Ｔ≈ＡＷｄＴ，频率跟踪环路误差信号Ｅ（ｋ）的大小同频率误差Ａｃｏｄ成正比。用此误差信号去控制本地载波发生器调整本地载波的频率，就可以实现本地载波对接收载波的频率跟踪。在实际的应用中可以采用ＰＬＬ和ＦＬＬ联合工作的方式，将ＰＬＬ跟踪精度高和ＦＬＬ动态范围大的优势结合起来，如图５．８所示，输入的载波信号与本地载波进行相关处理后将得到的频偏值进行判决，如果频偏值大于门限值图５．８ＰＬＬ／ＦＬＬ相结合载波跟踪原理框图则环路进入ＦＬＬ工作模式，如果频偏小于门限值，则环路进入ＰＬＬ工作模式。在高动态环境下，环路起始频率偏差较大，此时环路工作于ＦＬＬ工作模式。通过ＦＬＬ环路的作用，本地载波与接收载波的频差减小。当频偏小于门限值时，环路转入ＰＬＬ工作模式，保证环路的跟踪精度。因此ＰＬＬ／ＦＬＬ相结的载波跟踪方法可以兼顾动态跟踪性能和测量精度ｐ¨。６５ 哈尔滨丁程大学硕士学位论文５．５接收机软件的工作流程现在从接收机软件总体角度来考虑，接收机软件总体的根本任务就是协同信号处理模块进行接收信号的解扩解调以及信息的提取。在本系统中采用的ＴＭＳ３２０ＶＣ５４１６微处理器没有多任务机制，因此在实现接收机多任务要求情况下，利用中断和分时的方法近似实现多任务。为此，对系统软件结构详细分析之后，可以将整个过程划分为单一的任务，如伪码序列的同步、串口通信、输出显示处理等ｐ卅。接收机启动后，首先要进行一系列初始化，包括系统的硬件和软件资源，才进入工作状态。接收机软件系统按照工作性能可分为主程序和中断服务程序。接收机软件系统按照工作性能可分为主程序和中断服务程序。主程序完成系统软、硬件的初始化以及向通信串口输出信息等功能。中断服务程序完成相应同步工作。图５．９给出了接收机软件主程序流程图。图５．９接收机软件主程序流程图 哈尔滨工程大学硕士学位论文图５．１０给出了接收机完成同步的中断服务程序的流程。图５．１０中断服务程序流程图６７ 哈尔滨工程大学硕士学位论文５．６ＤＳＰ系统ＢＯＯＴＬＯＡＤＥＲ软件流程ＴＭＳ３２０Ｃ５４１６提供了多种ＢＯＯＴ方法，本次设计采用从外部数据空间分块并行引导方式。在ＤＳＰ判断系统没有采用ＨＰＩＢＯＯＴ方式和串行ＥＥＰＲＯＭ方式时，ＣＰＵ测试是否采用并行引导方式。并行引导方式依照设置的ＢＯＯＴ矢量表从外部数据空间将程序导入到片内ＲＡＭ中，ＢＯＯＴＬＯＡＤＥＲ从Ｉ／０空间０ＦＦＦＦｈ或者数据空间０ＦＦＦＦｈ读入源地址，它可以指向数据空间的高３２Ｋ地址空间中任何位置。图５．１ｌ给出了并行引导方式检测流程ｐ５１。图５．１１Ｃ５４１６并行引导方式检测流程 哈尔滨工程大学硕士学位论文当ＢＯＯＴＬＯＡＤ确认系统采用并行引导方式后，并行１６ｂｉｔ方式要求ＦＬＡＳＨ中程序源代码如图５．１２中（ａ）所示数据流格式，（ｂ）为ＤＳＰ初始化ＤＲＯＭ＝Ｏ８０００ｈ一０ｆｆｆｆｈ映射片外存储空间’Ｉ初始化ｓｗＷｓＲ为Ｉ７ｆｆｆｆｈ／句０ｄ５５５ｈ地址写入＃０ＡＡｈ』向ＯＡＡＡＡｈ地址写入＃０５５ｈ』向０ｄ５５５ｈ地址．写入＃０Ａ０ｈｌ壶至数据空间Ｏｆｆｆｆｈ！入初始地址８０００ｈＬ……．一。（ａ）（ｂ）图５．１２ＤＳＰＢＯＯＴＬＯＡＤＥＲ程序流程图５．７本章小结本章首先给出了一个基于软件无线电的扩频接收机数学模型，这个模型是简化了的，没有考虑多谱勒频移等因素的影响。为了对扩频接收机中最重要的伪码捕获、跟踪和载波同步进行相应分析，首先给出它们的基本原理。随后给出了接收机软件总体流程图及负责同步子程序的流程图。最后给出了本设计运算控制核心器件ＤＳＰ的程序引导方式、过程。 哈尔滨工程大学硕士学位论文结论本文讨论了软件无线电的原理、结构和关键环节，主要研究直接序列扩频接收机的软件无线电实现。以软件仿真的理论与方法为指导在建模的基础上完成直扩接收机的硬件实验平台设计，并对系统及其性能进行软件仿真研究及代码验证，以期验证设计方案，得出有意义的结论。（１）接收机的设计采用模块化的设计思想，不同模块实现接收机的不同功能。模块设计采用可编程方法，针对不同模块的功能和要求，选择不同的技术，对于不同的要求通过软件加载来改变。本文将ＤＳＰ和ＣＰＬＤ有效结合，各司其职，互补功能，设计实现了一个基于软件无线电的扩频信号接收平台。（２）根据理论分析和硬件发展的情况，对硬件芯片进行了选型和相应电路设计。以ＴＩ公司的ＴＭＳ３２０ＶＣ５４１６作为整个硬件部分的运算核心，和用于辅助计算和启动的外部存储器，以及用于和人机界面模块通讯的异步串口模块等相应的诸多外围电路，围绕它设计了高速采样ＡＤ采样电路。在软件开发中，ＤＳＰ模块部分以ＣＣＳ为开发环境，完成数据采集、计算、通讯等各项任务的创建、分配和调度，最终实现接收机算法。（３）在算法设计上，综合考虑了软硬件等方面的因素，对伪码采取串行捕获的方法，节约有限的硬件资源；将软件无线电思想用于接收机的设计，提高了系统设计的灵活性，采用模块化设计缩短了设计时间和成本。本文在进行相应电路设计时，由于精力和能力有限，所做的工作主要是围绕采样后的数字部分，模拟前端只是选用了已有的定型产品，且和论文要求有一定差距；以后的工作考虑紧密结合论题，自己设计射频前端。接收机设计以软件无线电灵活的无线电通信平台为目标，在基带的处理上实现了软件无线电，但离真正意义上的软件无线电还有差距。７０ 哈尔滨ｔ程大学硕七学位论文［１］【２】【３］３［４】［５】【６】【７】【８】［９】［１０】［１１】［１２】参考文献ＭｉｔｏｌａＪ．’ＩｈｅＳｏｆｔｗａｒｅＲａｄｉｏＡｒｃｍｔｅｃｔｕｒｅ．ＩＥＥＥＣｏｍｍｕｎｉｃａｔｉｏｎＭａｇａｚｉｎｅ，Ｍａｙ１９９５：２６—３８Ｐ杨小牛，楼才义．软件无线电原理与应用．北京：电子工业出版社，２００１：５．６页，８页，１１．１４页，５７．６１页ＢａｉｎｅｓＲ．ＴｈｅＤＳＰＢｏｔｔｌｅｎｅｃｋ．ＩＥＥＥＣｏｍｍｕｎｉｃａｔｉｏｎｓＭａｇａｚｉｎｅ．Ｍａｙ１９９５，３３（５）：４６—５４ＰＢｅｎｅｔａｚｚｏＬ，ＮａｒｄｕｚｚｉＣ，ＯｆｆｅｌｌｉＣ．Ａ／ＤＣｏｎｖｅｒｔｅｒｐｅｒｆｏｒｍａｎｃｅａｎａｌｙｓｉｓｂｙａｆｒｅｑｕｅｎｃｙ－ｄｏｍａｉｎａｐｐｒｏａｃｈ．ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＩｎｓｔｒｕｍｅｎｔａｔｉｏｎａｎｄＭｅａｓｕｒｅｍｅｎｔ．Ｄｅｃ１９９２，４１（６）：８３４－８３９［美】Ａ，Ｖ．奥本海姆，Ｒ．Ｗ．谢弗著，董士嘉，杨耀增译．数字信号处理．北京：科学出版社，１９８６宗孔德．多抽样率信号处理．北京：清华大学出版社，１９９６ＺａｈｉｒｎｉａｋＤ．Ｒ，ＳｈａｒｐｉｎＤ．Ｌ，ＦｉｅｌｄｓＴ．Ｗ．ＡＨａｒｄｗａｒｅ－Ｅｆｆｉｃｉｅｎｔ，Ｍｕｌｔｉｒａｔｅ，Ｄｉｇｉｔａｌ，ＣｈａｎｎｅｌｉｚｅｄＲｅｃｅｉｖｅｒＡｒｃｈｉｔｅｃｔｕｒｅ．ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓＯｎＡｅｒｏｓｐａｃｅＡｎｄＥｌｅｃｔｒｏｎｉｃＳｙｓｔｅｍｓ．Ｊａｎ１９９８，３４（１）：１３７－１５２ＰＮａｙｅｂｉＫ，ＳｍｉｔｈＭ．Ｊ．Ｔ．ＯｎｔｈｅＤｅｓｉｇｎｏｆＦＩＲＡｎａｌｙｓｉｓ－ＳｙｎｔｈｅｓｉｓＦｉｌｔｅｒＢａｎｋｓｗ池Ｈｉ曲ＣｏｍｐｕｔａｔｉｏｎａｌＥｆｆｉｃｉｅｎｃｙ．ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＳｉｇｎａｌＰｒｏｃｅｓｓｉｎｇ．Ａｐｒｉｌ１９９４，４２（４）：８２５—８３４Ｐ【美］ＪｅｆｆｒｅｙＨ．Ｒｅｅｄ等著，陈强等译．软件无线电一无线电工程的现代化方法．北京：人民邮电出版社，２００４姜宇柏，游思晴．软件无线电原理与工程应用．北京：机械工业出版社，２００７：４２．４３页ＹｏｕｎｇｂｅｏｍＪａｎｇ，ＳｅｊｕｎｇＹａｎｇ．Ｎｏｎ－ｒｅｃｕｒｓｉｖｅＣａｓｃａｄｅｄＩｎｔｅｇｒａｔｏｒ－ＣｏｍｂＤｅｃｉｍａｔｉｏｎＦｉｌｔｅｒｓ、析ｔｈＩｎｔｅｇｅｒＭｕｌｔｉｐｌｅＦａｃｔｏｒｓ．Ｐｒｏｃｅｅｄｉｎｇｓｏｆｔｈｅ４４ｔｈＩＥＥＥＭｉｄｗｅｓｔＳｙｍｐｏｓｉｕｍｏｎＣｉｒｃｕｉｔｓａｎｄＳｙｓｔｅｍｓ．Ａｕｇ２００１，１：１３０．１３３ＰＡｂｕ．Ａ１．ＳａｕｄＷ：Ａ．，ＳｔｕｂｅｒＧＬ．．ＭｏｄｉｆｉｅｄＣＩＣＦｉｌｔｅｒｆｏｒＳａｍｐｌｅＲａｔｅ７ｌ 哈尔滨工程大学硕士学位论文ＣｏｎｖｅｒｓｉｏｎｉｎＳｏｆｔｗａｒｅＲａｄｉｏＳｙｓｔｅｍｓ．ＩＥＥＥＳｉｇｎａｌＰｒｏｃｅｓｓｉｎｇＬｅｔｔｅｒｓ．Ｍａｙ２００３，１０（５）：１５２－１５４Ｐ［１３】孙丹丹，杨萃元，赵大勇．数字下变频器在软件无线电接收机中的应用．信息技术．２００２，７：２－４页［１４】ＴｉｅｍｅｙＪ．，ＲａｄｅｒＣ．，Ｇｏｌｄ，Ｂ．．ＡＤｉｇｉｔａｌＦｒｅｑｕｅｎｃｙＳｙｎｔｈｅｓｉｚｅｒ．ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＡｕｄｉｏａｎｄＥｌｅｃｔｒｏａｃｏｕｓｔｉｃｓ．Ｍａｒ１９７１，１９（１）：４８—５７Ｐ【１５】ＢｒａｍｂｌｅＡ．Ｌ．．ＤｉｒｅｃｔＤｉｇｉｔａｌＦｒｅｑｕｅｎｃｙＳｙｎｔｈｅｓｉｓ．３５ｔｈＡｎｎｕａｌＳｙｍｐｏｓｉｕｍｏｎＦｒｅｑｕｅｎｃｙＣｏｎｔｒ０１．１９８１：４０６－４１４Ｐ［１６】ＮｉｃｈｏｌａｓＨ．Ｔ．，ＳａｍｕｅｌｉＨ．．ＡｎＡｎａｌｙｓｉｓｏｆｔｈｅＯｕｔｐｕｔＳｐｅｃｔｒｕｍｏｆＤｉｒｅｃｔＤｉｇｉｔａｌＦｒｅｑｕｅｎｃｙＳｙｎｔｈｅｓｉｚｅｒｓｉｎｔｈｅＰｒｅｓｅｎｃｅｏｆＰｈａｓｅ－ＡｃｃｕｍｕｌａｔｏｒＴｒｕｎｃａｔｉｏｎ．４１ｓｔＡｎｎｕａｌＳｙｍｐｏｓｉｕｍｏｎＦｒｅｑｕｅｎｃｙＣｏｎｔｒ０１．１９８７：４９５—５０２【１７】ＲｅｉｎｈａｒｄｔＶ．Ｓ．．ＳＰＵＲＩ冱ＤＵＣＴｌｏｌＮＴＥＣＨＮＩＱＵＥＳＩＮＤＩＲＥＣＴＤＩＧＩＴＡＬＳＹＮＴＨＥＳＩＺＥＲＳ．ＦｒｅｑｕｅｎｃｙＣｏｎｔｒｏｌＳｙｍｐｏｓｉｕｍ，１９９３．４７ｔｈ．，Ｐｒｏｃｅｅｄｉｎｇｓｏｆｔｈｅ１９９３ＩＥＥＥＩｎｔｅｍａｔｉｏｎａｌ．Ｊｕｎｅ１９９３：２３０－２４１Ｐ【１８】ＫｒｏｕｐａＶＫ．．ＤＩＳＣＲＥＴＥＳＰＵⅪ０ＵＳＳＩＧＮＡＬＳＡＮＤＢＡＣＫＧＲＯＵＮＤＮＯＩＳＥＩＮＤＩＲＥＣＴＤＩＧＩＴＡＬＦＲＥＱＵＥＮＣＹＳＹＮＴＨＥＳＩＺＥＲＳ．ＦｒｅｑｕｅｎｃｙＣｏｎｔｒｏｌＳｙｍｐｏｓｉｕｍ，１９９３．４７ｔｈ．，Ｐｒｏｃｅｅｄｉｎｇｓｏｆｔｈｅ１９９３ＩＥＥＥＩｎｔｅｍａｔｉｏｎａｌ．Ｊｕｎｅ１９９３：２４２－２５０Ｐ［１９】ＧａｒｖｅｙＪ．Ｆ．，ＢｕｂｉｔｃｈＤ．．ＡｎＥｘａｃｔＡｎａｌｙｓｉｓｏｆＮｕｍｂｅｒＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒＢａｓｅｄＳｙｎｔｈｅｓｉｚｅｒ．Ｐｒｏｃｅｅｄｉｎｇｓｏｆ４４ｔｈＡｎｎｕａｌＦｒｅｑｕｅｎｃｙＣｏｎｔｒｏｌＳｙｍｐｏｓｉｕｍ．１９９０：５１１－５２１Ｐ【２０】陈国宇．大动态范围宽带接收机射频前端设计与实现．哈尔滨工程大学硕士学位论文．２００７：１３页【２１】Ｖａｎｋｋａ，Ｊ．，Ｗａｌｔａｒｉ，Ｍ，Ｋｏｓｕｎｅｎ，Ｍ．．ＡＤｉｒｅｃｔＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｚｅｒ谢ｔ１１ａｌｌＯｎ－ＣｈｉｐＤ／Ａ—Ｃｏｎｖｅｒｔｅｒ．ＩＥＥＥＪｏｕｒｎａｌｏｆＳｏｌｉｄ—ＳｔａｔｅＣｉｒｃｕｉｔｓ．Ｆｅｂ１９９８，３３（２）：２１８—２２７Ｐ［２２】王育红，张厥盛．直接数字式频率合成器的谱质研究．西安电子科技大学学报．１９９６，２３（１）：１９．２７页【２３】王立宁，乐光新，詹菲．ＭＡＴＬＡＢ与通信仿真．北京：人民邮电出版社，２０００：２８．２９页 哈尔滨工程大学硕＋学位论文［２４】查光明，熊贤祚．扩频通信．西安电子科技大学出版社，１９９０：１．７１页【２５】陈邦媛．射频通信电路（第二版）．北京：科学出版社，２００６：１３９．１４０页，１４８．１５１页，８１．８２页彭启琮，管庆等．ＤＳＰ集成开发环境－－ＣＣＳ及ＤＳＰ／ＢＩＯＳ的原理与应用．北京：电子工业出版社，２００５：１０１．１０３页李真芳，苏涛，黄小宇．ＤＳＰ程序开发－－ＭＡＴＬＡＢ调试及直接目标代码生成．西安：西安电子科技大学出版社，２００３：４４．４５页王金龙，沈良，任国春．无线通信系统的ＤＳＰ实现．北京：人民邮电出版社，２００２：３２．３５页李方慧，王飞，何佩琨．ＴＭＳ３２０Ｃ６０００系列ＤＳＰｓ原理与应用．第二版．北京：电子工业出版社，２００３：４４－４５页曾兴雯，刘乃安，孙献璞．扩展频谱通信及其多址技术．西安电子科技大学出版社．２００４：３９．５７页张志涌等．精通Ｍａｔｌａｂ６．５版．北京航空航天大学出版社．２００６：３８．４６５页ＴＭＳ３２０Ｃ５０００ＡｓｓｅｍｂｌｙＬａｎｇｕａｇｅＴｏｏｌｓＵｓｅｒ’ＳＧｕｉｄｅ．ＤａｔａＳｈｅｅｔ１９９９．ＴｅｘａｓＩｎｓｍｕｎｅｎｔｓＫｅｉ－Ｙ０ｎｇＫｈｏｏ，ＺｈａｎＹｕ，ＷｉｌｓｏｎＡ…ＮＥｆｆｉｃｉｅｎｔｈｉｇｈ－ｓｐｅｅｄＣＩＣｄｅｃｉｍａｔｉｏｎｆｉｌｔｅｒ．ＡＳＩＣＣｏｎｆｅｒｅｎｃｅ１９９８．ＰｒｏｃｅｅｄｉｎｇｓＥｌｅｖｅｎｔｈＡｎｎｕａｌＩＥＥＥＩｎｔｅｒｎａｔｉｏｎａｌ．Ｓｅｐｔ１９９８：２５１—２５４Ｐ戴明桢，周建江．ＴＭＳ３２０Ｃ５４ｘＤＳＰ结构、原理及应用．北京：北京航空航天大学出版社，２００１：８９．９２页［美］ＲｕｌｐｈＣｈａｓｓａｉｎｇ著，王华，张健等译．ＤＳＰ原理及其Ｃ编程开发技术．北京：电子工业出版社，２００５周霖，李枫，潘娜．ＤＳＰ算法设计与系统方案．北京：国防工业出版社，２００４：３９．４４页ｑ刀研观叫Ｕ刁列钾习回幽阳嘲㈣刚㈨旧嘲鲫嘲阳