数字电路课程设计实例---24秒计时器

数字电路课程设计实例---24秒计时器

ID:14571889

大小:328.00 KB

页数:11页

时间:2018-07-29

数字电路课程设计实例---24秒计时器_第1页
数字电路课程设计实例---24秒计时器_第2页
数字电路课程设计实例---24秒计时器_第3页
数字电路课程设计实例---24秒计时器_第4页
数字电路课程设计实例---24秒计时器_第5页
资源描述:

《数字电路课程设计实例---24秒计时器》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、1计数器概述1.1篮球竞赛24秒计时器功能数字电子技术在社会生活中发挥着越来越重要的作用,在生活中有着各种各样的应用。因此课程设计是数字电子技术学习中非常重要的一个环节,它将学生的理论知识和实践能力统一起来,为以后的工作做好准备。在篮球比赛中,规定了球员的持球时间不能超过24秒,否则就犯规了。本课程设计的“篮球竞赛24秒计时器”可用于篮球比赛中,用于对球员持球时间24秒限制。一旦球员的持球时间超过了24秒,它就自动报警从而判定此球员的犯规。本课程设计是脉冲数字电路的简单应用,设计了篮球竞赛24秒计时器。此计时器功能齐全,有显示24秒倒计时的功能,同时系统设置外部操作

2、开关,控制计时器的直接清零、启动、暂停、连续功能。而在直接清零时,数码管显示器灭灯,计时器为24秒递减计时其计时间间隔为1秒,计时器递减计时到零时,数码管显示器不灭灯,同时发出光电报警信号。1.2设计任务及要求1.2.1基本要求(1)显示24秒计时功能。(2)设置外部操作开关控制计时器直接清零、启动、暂停/连续功能。(3)在直接清零时,要求数码显示器灭灯。(4)计时器为24秒递减计时器,其计时间隔为1秒。(5)递减计时到零时,显示器不能灭灯,同时发出光电报警信号。(6)秒脉冲由555多谐振荡器给出。1.2.2设计任务及目标(1)根据原理图分析各单元电路的功能;(2)

3、熟悉电路中所用到的各集成块的管脚及其功能;(3)进行电路的装接、调试、直到电路能达到规定的设计要求;(4)写出完整、详细的课程设计报告111.2.3主要参考器件555晶体定时器74LS74双D触发器74LS47译码器74192双时钟十进制计数器2电路设计原理与单元模块2.1设计原理24秒计时器的总体参考方案框图如图2.1所示。它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路等五个模块组成。其中计数器和控制电路是系统的主要模块。计数器完成24秒计时功能.而控制电路完成计数器的直接清零、启动计数、暂停/连续计数;译码显示电路的显示与灭灯、定时时间到启

4、动报警等功能。图2.124秒计时器系统设计框图秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准,但是设计对此信号要求并不太高,故电路可采用555集成电路或由TTL与非门组成的多谐振荡其构成。译码显示电路由74LS47(译码器)和共阴极七段LED显示器组成。报警电路在试验中可用发光二极管与蜂鸣器代替。112.2设计方案分析设计任务,计数器和控制电路是系统的主要部分。计数器完成24s计时功能,而控制电路具有直接控制计数器的启动计数、暂停/连续计数、译码显示电路的显示和灭灯功能。为了满足系统的设计要求,在设计控制电路时,应正确处理各个信号之间的时序关系。在操作直接清零开关

5、时,要求计数器清零,数码显示器灭灯。当启动开关闭合时,控制电路应封锁时钟信号CP,同时计数器完成置数功能,译码显示电路显示“24”字样;当启动开关断开时,计数器开始计数;当暂停/连续开关拨在暂停位置上时,计数器停止计数,处于保持状态;当暂停/连续开关拨在连续时,计数器继续递减计数。2.3各单元电路的设计2.3.124进制计数器的设计本设计中计数器是由两片74192的8421BCD码递减计数器构成。如图2.2所示。图2.274192双时钟十进制计数器1174192是十进制同步加/减法计数器,采用8421BCD码编码,具有直接清零、异步制数的功能,且有进位和借位输出端。

6、当需要进行多级扩展连接时,只要将前级的端接到下一级的CP+端,端接到下一级的CP-端即可。详见下面的功能表。输入输出RCP+CP-D0D1D2D3Q0Q1Q2Q31XXXXXXX00XXI0I1I2I301↑1XXXX0111XXXX0111XXXX0000I0I1I2I3加计数减计数保持表2.374192的功能表由功能表可以看出,当=1,CR=0,CPD=1时,如果时钟脉冲加到CPU端,则计数器在预置数的基础上进行加法计数,当计数到9(1001)时,端输出进位下降沿跳变脉冲;当=1,CR=0,CPD=1时,如果有时钟脉冲加到CPD端,则计数器在预置数的基础上进行减

7、法计数器。只有当低位1端发出借位脉冲,高位计数器才做减计数。当高,低位计数器全为零时,且CPD为0时,置数端2,计数器完成并行置数,在CPD端的输入时钟脉冲作用下,计数器进入下一轮循环减计数。2.3.2数码显示译码器的设计在本设计中,根据设计的要求,我使用74LS48译码器来驱动共阴极数码显示管,74LS48芯片是一种常用的七段数码管译码器驱动器,常用在各种数字电路和系统的显示系统中,下面我就给大家介绍一下这个元件的一些参数与应用技术等资料。74LS47的引脚图和功能表分别如图2.4和表2.5所示。11图2.474ls47引脚图输入输出字形数字A3A2A1A0B

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。