基于叠加方法构造速率兼容ldpc码

《基于叠加方法构造速率兼容ldpc码》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、已发表论文请在此表明出处基于叠加方法构造速率兼容LDPC码作者11，作者21，作者311.西安电子科技大学，陕西西安，中国摘要:速率兼容LDPC（ratecompatibleLDPC，RC-LDPC）码是一组信息位长度固定、码率可变的LDPC码，要求其中各个码率的LDPC码都具有较好的性能，并且能够用一套编译码器结构来实现。基于叠加方法（superpositionmethod，SM）可以构造出性能较好的LDPC码，该方法是将基矩阵中的元素替换为叠加集合中的小矩阵来得到LDPC码的校验矩阵。本文基于叠加方法构造RC-L

2、DPC码，首先基于有限域和密度进化理论设计基矩阵，然后选择循环置换矩阵作为叠加集合。本文构造的RC-LDPC码具有易于硬件实现、编码简单的优点，仿真结果表明该组码中各个码率的LDPC码在AWGN信道下都具有较好性能。关键词:速率兼容LDPC（RC-LDPC）码;叠加方法（superpositionmethod，SM）观点论述：The23rdChinaAcademicannualConferenceonInformationTheory第二十三届信息论学术年会已发表论文请在此表明出处本文所构造的RC-LDPC码因子图如

3、图1所示。图1：速率兼容LDPC码因子图该RC-LDPC码是基于扩展方法构造的，首先根据信息比特产生最高码率LDPC码的校验比特，然后再根据信息比特和最高码率LDPC码的校验比特产生新的校验比特，进而得到更低码率的LDPC码。本文基于叠加方法构造RC-LDPC码，首先基于有限域方法构造出循环系数矩阵，然后基于密度进化方法得到掩膜矩阵，结合循环系数矩阵和掩膜矩阵可以得到基矩阵，最后利用循环置换矩阵进行扩展操作得到RC-LDPC码的校验矩阵。图2是使用密度进化理论优化得到的码率为0.8至0.4的RC-LDPC码掩膜矩阵。

4、本文基于叠加方法构造了信息位长度为1248比特，码率变化范围为0.8至0.4的RC-LDPC码，在AWGN信道下的性能如图3所示。图2：使用密度进化理论优化得到的码率为0.8至0.4的RC-LDPC码掩膜矩阵.图3：信息位长度为1248比特，码率变化范围为0.8至0.4的RC-LDPC码BER性能图，仿真参数为BPSK调制，AWGN信道，SPA译码最大迭代次数为50.The23rdChinaAcademicannualConferenceonInformationTheory第二十三届信息论学术年会