06w脉冲数字电路期末考试(1)

《06w脉冲数字电路期末考试(1)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、张渚职业高级中学2007－2008学年第一学期数字逻辑电路期末复习卷（1）班级姓名学号成绩一、填空题（30分）1、在数字逻辑电路中，基本逻辑关系有三种：、和。在门电路中，最基本的逻辑门是、和。2、正逻辑的与门相当于负逻辑的，负逻辑的与门相当于正逻辑的与或非门的逻辑功能是，输出为0；，输出为13、二进制只有和两个数码，进位规律是，十进制有个数码，进位规律是。4、触发器具有个稳定状态，在输入信号消失后，它能保持不变，按其工作状态可分为、和等三种。5、计数器的主要作用是对输入脉冲进行和。按CP控制方式不同可分为计数器和计数器；按计数进制的

2、不同，可分为、和计数器；按计数过程中的数字的增减可分为、和。在异步二进制计数器中，要求从0开始计数，计到十进制数12，需要个触发器。二、判断题（10分）1、施密特触发器是一个双稳态触发器。（）2、单稳态触发器经信号触发后，新的状态只能暂时维持.()3、多谐振荡器有一个稳态和一个暂稳态。（）4、在异步计数器中，当时钟脉冲到达时，各触发器的翻转是同时发生的。（）5、在钟控同步RS触发器中，当CP=1、S=1、R=0时，触发器处于置0状态。（）6、JK触发器都是采用下降沿触发的。（）7、T触发器的T端置1时，每输入一个CP脉冲，输出状态就

3、翻转一次。（）8、编码器、译码器、数据分配器属于组合逻辑电路。（）9、MOS场效应管分为PMOS和CMOS两类。（）10.积分电路可以用来挑选具有一定宽度和幅值的脉冲信号。（）三、选择题（20分）1、Y=A+B，若采用负逻辑，则下列说法正确的是（）。A.有高则低，全低则低B.或逻辑关系C.有高则低，全高则低D.与逻辑关系2、“与非门”输入和输出的逻辑关系是（）。A.有1出1，全0出0B.有0出1，全1出0C.相同出1，不同出0D.不同出1，相同出03、不是逻辑代数基本定律的是()A.交换律B.结合律C.反演律D.分配律4、能将输入信

4、号转变成二进制代码的电路称为()A.译码器B.编码器C.数据选择器D.数据分配器5、2-4线译码器有()A.2条输入线,4条输入线B.4条输入线,2条输出线C.4条输入线,8条输出线D.8条输入线,2条输出线6、当（）时触发器翻转，每来一个CP脉冲，触发器的状态都要改变一次。A.J=0K=0B.J=0K=1C.J=1K=0D.J=1K=17、施密特触发器一般不适用于（）电路。A.延时B.波形变换C.波形整形D.幅度鉴别8、单稳态触发器的脉冲宽度取决于（）。A.触发信号的周期B.电路的RC时间常数C.触发信号的宽度9、寄存器在电路组成

5、上的特点是（）。A.有CP输入端、无数码输入端B.有CP输入端和数码输入端C.无CP输入端、有数码输入端10、晶体三极管作为开关器使用时，它的工作状态是（）A.截止或饱和B.截止或放大C.放大或饱和D.放大四、分析计算题（40分）1、JK触发器，时钟波形CP及输入控制J，K波形如图所示。试分别画出主从型JK触发器和负边沿JK触发器输出端Q的电压波形，设触发器的初始状态为零。CPJKQ主从Q负边沿2、将一个十二进制数（18.6）12转换成八进制数。3、触发器组成图所示电路。图中FF1为维持-阻塞D触发器，FF2分别为边沿JK触发器，试

6、画出在时钟CP作用下，Q2的波形。C11DQ1CPFF1C11JQ2FF21K4、边沿JK触发器组成题图所示的电路。分析该电路为几进制计数器？画出电路的状态转换图。1CPQ1Q21J1K1J1K1J1KQ3&C1C1C1