d触发器电路结构与工作原理

d触发器电路结构与工作原理

ID:14273725

大小:250.00 KB

页数:7页

时间:2018-07-27

d触发器电路结构与工作原理_第1页
d触发器电路结构与工作原理_第2页
d触发器电路结构与工作原理_第3页
d触发器电路结构与工作原理_第4页
d触发器电路结构与工作原理_第5页
资源描述:

《d触发器电路结构与工作原理》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、D触发器电路结构与工作原理   简单的钟控D触发器的逻辑电路如图5.4.1所示。它也是在基本的RS触发器的基础上发展而来的。D触发器只有一个数据端。   下面结合其电路结构分析其工作原理。     当时钟信号CP=0时,经G3和G4与非门后,得、,所以D触发器得逻辑状态保持不变。   当时钟信号CP=1时,经G3和G4与非门后,得、,代入基本RS触发器得特性方程可得:                    (5.4.1)上式即为D触发器特性方程,根据基本RS触发器约束条件:                  所以钟控D触发器输入端没有约束条件得限制。从式(5.4.1)的特性方程可以看出其工作得

2、特点为:CP=0时,触发器状态保持不变;CP=1时,触发器的输出端接收输入端D的数据,保存在输出端。根据这一特性可以作出其状态图如图5.4.2所示,其逻辑状态转移真值表如表5.4.1所示。  例5.4.1在图5.4.1所示的钟控D触发器中,已知CP和D的波形如图5.4.3所示,试画出输出端的电压波形。设初始状态。解:钟控D触发器的工作特点是在时钟信号为1期间,输出端根据输入端D的数据而发生变化。根据这一特点作出输出端的电压波形如图5.4.3所示。5.4.2 边沿D触发器   钟控D触发器同样存在CP=1期间的多次翻转现象。只有采用边沿结构的D触发器才能解决这个问题,使输出端的值只与时钟信号边沿

3、时刻所对应的D数据有关。图5.4.4为维持阻塞D触发器逻辑电路图和符号。电路中、是异步复位、置位功能端,其作用如下:(1)当、时,门G2输出为1,即;同时的低电平送到了G3,则G3输出为1,G1的三个输入端都为1,G1则输出为0,即,触发器复位。(2)当、时,G1输出为1,即;同时的低电平送到了G5,则G5输出为1,如果CP=1,则G3的三个输入端都为1,G3输出为0,得G4的输出为1,从而得出G2输出为0,即,如果CP=0,G3和G4输出都为1,得G2输出为0,即,触发器置位。  从分析的结果来看,和的复位和置位与时钟信号CP无关,都是低电平有效。   、中没有低电平出现时,在时钟信号的边沿

4、作用下,输出端的逻辑状态与输入端的数据D有关。其工作原理如下:   (1)当D=0时在CP=0时,G3、G4的输出为1,G6输出为1,G5输出为0,此低电平封锁了G3。在CP由0→1时刻,G4的输入端的时钟信号变为1,其全部的输入端都是1,所以G4输出为0,从而、。G4输出0送到了G6,此时即使D的数据发生变化,G6的输出也不会改变。所以将G4到G6的连线称为置0维持线。G3到G4的连线称为置0阻塞线。(2)当D=1时在CP=0时,G3、G4的输出为1,G6输出为0,此低电平封锁了G4,G5输出为1。在CP由0→1时刻,G3的输入端的时钟信号变为1,其全部的输入端都是1,所以G3输出为0,从而

5、、。G3输出0送到了G5,此时即使D的数据发生变化,G5的输出也不会改变。所以将G3到G5的连线称为置1维持线。G5到G6的连线称为置1阻塞线。  通过上面的分析可知,由于采用了维持阻塞结构,在CP信号的上升沿到来时将D的数据送到了输出端,具有边沿触发特性,在CP信号上升沿之后,D的数据即使发生变化,也不会影响到输出端。其抗干扰能力比主从结构的触发器强。   边沿D触发器的特性方程为:。                          (5.4.2)例5.4.2在图5.4.4所示的边沿D触发器中,已知CP、D、和波形如图5.4.5所示,试画出输出端的电压波形。设初始状态。  解:根据边沿D触

6、发器的工作特点,电路中、是直接复位、置位功能端,与此时的CP和D信号无关,在、同时为高电平时,时钟信号的上升沿到来时将D的数据保存到输出端。作出输出端的电压波形如图5.4.5所示。  利用CMOS传输门也可以组成钟控D触发器。其电路结构如图5.4.6所示。电路由两个传输门和两个非-门组成。当CP=0时,TG1导通,TG2关断,此时的等效电路如图5.4.7(a)所示,触发器的输出端和的值与输入端D有关,即:,。当CP=0时,TG2导通,TG1关断,此时的等效电路如图5.4.7(b)所示,触发器的输出端和的状态保持不变。      利用CMOS传输门也可以组成边沿D触发器,其电路结构如图5.4.8

7、所示。  电路采用的是主从结构,将两个CMOS传输门组成的钟控D触发器连接而成。图中的虚线表明的是D触发器的异步复位、置位功能端RD、SD,是高电平有效复位和置位。当CP=0时,TG1导通,TG2关断,TG3关断,TG4导通,此时的等效电路如图5.4.9(a)所示,触发器的输出端跟随输入端D的数据变化而变化,而输出端和的值保持不变。 当CP=1时,TG2导通,TG1关断,TG4关断,TG3导通,此

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。