dc使用全书(design compiler)

《dc使用全书(design compiler)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、DC学习----第一章基本概念作者：未知  时间：2010-08-1515:02:50  来自：网络转载  1.1启动文件　　启动文件用来指定综合工具所需要的一些初始化信息。DC使用名为“.synopsys_dc.setup”的启动文件，启动时，DC会以下述顺序搜索并装载相应目录下的启动文件：　　1)、DC的安装目录；　　2)、用户的home目录；　　3)、当前启动目录。　　注意：后装载的启动文件中的设置将覆盖先装载的启动文件中的相同设置。　　下面是一个DC启动文件的实例，它包含了几乎所有重要的设置，下文将结合该实例解释启动文件中各项设置的具体含义。　　例1-1（一个D

2、C启动文件）：　　search_path=search_path+{“.”,synopsys_root+“/dw/sim_ver”}　　search_path=search_path+{“~/risc32/synthesis/libraries”}　　target_library={tcb773stc.db}　　synthetic_library={dw_foundation.sldb}　　link_library={“*”,dw_foundation.sldb,tcb773stc.db}　　symbol_library={tcb773s.sdb}　　synlib_wa

3、it_for_design_license={"DesignWare-Foundation"}　　aliasrt“report_timing”　　designer=XXXXX　　company=“ASICLab,FudanUniv.”　　search_path指定了综合工具的搜索路径。　　target_library为综合的目标库，它一般是由生产线提供的工艺相关的库。　　synthetic_library是综合库，它包含了一些可综合的与工艺无关的IP。dw_foundation.sldb是Synopsys提供的名为DesignWare的综合库，它包含了基本的算术运算逻辑

4、、控制逻辑、可综合存储器等IP，在综合是调用这些IP有助于提高电路性能和减少综合时间。　　　　link_library是链接库，它是DC在解释综合后网表时用来参考的库。一般情况下，它和目标库相同；当使用综合库时，需要将该综合库加入链接库列表中。　　symbol_library为指定的符号库。　　synlib_wait_for_design_license用来获得DesignWare-Foudation的许可(license)。　　alias语句与UNIX相似，它定义了命令的简称。　　最后的designer和company项则表明了设计者和所在公司。　　另外，在启动文件中

5、用符号“/*”和“*/”进行注释。　　1.2设计实体　　在DC中，总共有8种设计实体：   l设计(Design)：一种能完成一定逻辑功能的电路。设计中可以包含下一层的子设计。   单元(Cell)：设计中包含的子设计的实例。l   l参考(Reference)：单元的参考对象，即单元是参考的实例。   端口(Port)：设计的基本输入输出口。l   l管脚(Pin)：单元的输入输出口。   连线(Net)：端口间及管脚间的互连信号。l   l时钟(Clock)：作为时钟信号源的管脚或端口。   库(Library)：直接与工艺相关的一组单元的集合。l　　1.3寻找设计

6、实体　　在DC中使用find命令寻找设计实体，其语法为：　　find　　<实体类型>　　<名称列表>　　-hierarchy   l<实体类型>：上节所述的8种类型   l<名称列表>：用来匹配的关键词，其中可带“*”统配符   l-hierarchy：指令DC搜索所有设计层次　　例1-2（find命令的使用）：　　find(cell,*U*)　　find(net,“*”)　　find(design,{A_*,B_*}-hierarchy)　　另外，使用all_inputs()和all_outputs()可以得到设计所有的输入端口和输出端口。　　1.4编译器指示语句　　

7、有时，可以利用HDL描述中的一些特定的注释语句来控制综合工具的工作，从而弥补仿真环境和综合环境之间的差异，这些注释语句称为编译器指示语句(CompilerDirectives)。　　1.4.1Verilog编译器指示语句　　1)translate_off/translate_on　　这组语句用来指示DC停止翻译“//synopsystranslate_off”之后的Verilog描述，直至出现“//synopsystranslate_on”。当Verilog代码钟含有供仿真用的不可综合语句时，这项功能能使代码方便地在仿真工具与综合工具之间