省线式编码器串行总线接口的设计与实现毕业设计

《省线式编码器串行总线接口的设计与实现毕业设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、重庆大学本科学生毕业设计（论文）省线式编码器串行总线接口的设计与实现GraduationDesign(Thesis)ofChongqingUniversityTheMultiplexedDataLineEncoderSerialBusInterfaceDesignandImplementationUndergraduate:SuLinghongSupervisor:Prof.YanXingqunAssistantSupervisor:Prof.TangXiaoqiMajor:MechanicalDesi

2、gnandManufactureandAutomationCollegeofMechanicalEngineeringChongqingUniversityJune2011摘要本论文围绕全数字交流伺服系统，分析了伺服驱动系统的组成，论述了数控系统和伺服系统的研究现状和发展趋势。重点研究了伺服系统位置反馈装置——编码器。在吸收和借鉴国内外研究成果的基础上，本文深入研究了省线式编码器与数控伺服系统的串行总线接口。在结合Altera公司FPGA芯片和光电编码器接口技术的基础上，设计出了省线式编码器串行总线接口

3、装置，该装置由硬件和软件组成。硬件主要由编码器输入接口模块、FPGA模块、编码器上电控制模块以及输出接口模块构成。软件主要由四倍频辨向模块、编码器电影控制模块以及Endat2.2协议模块组成。通过电路板焊接、调试与程序编写、下载后，该装置能够准确读取省线式编码器输出的相对位置信号，并且用FPGA芯片进行四倍频、辨向、计数以及Endat2.2协议输出等处理，成功地将编码器信号反馈给了交流伺服控制系统，构成了控制系统完整的位置和速度反馈环。关键词：交流伺服系统，省线式编码器，FPGA，Endat2.2协议A

4、BSTRACTAroundingtheall-digitalACservosystem,thecompositionoftheservodrivesystemisdiscussed,thecurrentsituationandthedevelopingtrendforthestudyoftheCNCsystemandservodrivesystemareanalyzedinthispaper.Especiallyfocusesonthepositionfeedbackservosystemdevice-

5、-encoder.ThispaperfocusesontheserialbusinterfacebetweenthemultiplexeddatalineencodeandCNCservosystems,onthebasisofresearchresultsathomeandabroad.ThispaperfocusesontheserialbusinterfacebetweenthemultiplexeddatalineencodeandCNCservosystems,onthebasisofrese

6、archresultsathomeandabroad.WeusetheFPGAchipofAlteraCorporationandopticalencoderinterfacetechnologytodesignthemultiplexeddatalineencodeserialbusinterfacedevice.Thedeviceconsistsofhardwareandsoftware.Hardwareconsistsoftheencoderinputinterfacemodule,FPGAmod

7、ule,encoderpowercontrolmoduleandoutputmodule.Softwaremainlyconsistsofthefollowingparts:fourfold-frequencydirection-judgementmodule,encoderpowercontrolmoduleandEndat2.2protocolmodule.Afterweldingthecircuitboard,programming,debugginganddownloadingthesoftwa

8、re,thedevicecanaccuratelyreadtheoutputpositionsignalofthemultiplexeddatalineencode,andrealizethefunctionsoffourfrequency,identifyingthedirection,counting,andEndat2.2protocoloutputingwiththeFPGAchip.Theencodersignalsarealso