基于fpga的8psk软解调的研究与实现

《基于fpga的8psk软解调的研究与实现》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、基于FPGA的8PSK软解调的研究与实现0引言　　随着卫星通信服务业的发展，人们对服务质量的要求越来越高。2003年，卫星数字视频广播（DVB-S2）系统采用了高效的低密度奇偶校验码（LDPC），提高了大约30%的带宽效率。众所周知，卫星通信系统中常用LDPC与BCH级联的前向纠错编码来获得较高的性能，为了达到这种性能要求，接收信号在解调部分需要使用软解调，因此在高阶调制系统（例如8PSK）中，需要一种合适的，简单易实现的软解调技术来对接收信号进行解映射。在传统的无线通信系统设计中，对数似然比（LLR）算法作为性能最优算法常被用于软判决技术中，然而由于该算法的

2、复杂度过高，涉及到多次对数与指数运算，不适合于硬件实现，因此，很多简化软判算法相继出现。其中最大值（MAX）算法在LLR算法的基础上简化了指数和对数运算，其硬件实现复杂度与LLR相比大大降低，同时相比LLR算法性能损失较小。因此，在通信系统硬件设计中，通常选用MAX算法作为一种合适的软解调算法对接收信号进行软解调。　　这里首先分析了8PSK软解调算法的复杂度以及MAX算法的基本原理，并在Altera公司的StratixII系列FPGA芯片上实现了此软解调硬件模块，同时与LDPC译码模块进行了联合验证。通过软硬件验证和分析表明，此设计在运算复杂度、吞吐量、最终误

3、码性能上取得很好的折中。　　18PSK软解调原理　　8PSK的调制星座图如图1所示，每个符号代表三个比特，式（1）表示经过高斯白噪声信道后接收信号的概率密度函数，式（2）描述了星座图上每个星座点的值，Si代表该星座图上1到8个星座点。图18PSK调制星座　　其中σ是高斯白噪声信道的标准差。利用LLR算法，软判决如式（3）所示，其中分子上的各项表示此比特为0的概率之和，分母各项表示此比特为1的概率之和。　　从式（2）和式（3）可以看出，每计算一比特的LLR，都需要平方、指数和对数运算，因此LLR算法具有较高的运算复杂度和较大的资源开销，尤其是硬件实现指数、对数复

4、杂度高，所以LLR算法不适合FPGA实现。而最大值（MAX）算法能有效避免计算每比特对数似然值的指数和对数运算，其原理如式（4）所示。　　由式（3）和式（4）可知，简化以后的MAX算法如下式（5）所示，对于式（3）和式（5）可知，LLR算法在硬件上很难实现指数和对数运算，而MAX算法只需要简单的加减运算和少数乘法运算，易于工程硬件实现，因此选取MAX算法作为硬件实现的最终方案。　　2算法性能分析　　通过MATLAB仿真平台，做了如下性能仿真对比分析。　　由MATLAB产生一组随机序列，长度为10万个编码块，每个编码块为4032bit，再经过码率为1/2的LDP

5、C编码模块，通过对应的8PSK调制，在Eb/N0为4dB到7dB的区间内，分别经过LLR最优算法、浮点MAX算法、定点MAX算法算出对数似然比，最后分别经过LDPC译码模块，得出误码性能。　　表1是通过MATLAB仿真平台计算出来的每个Eb/N0所对应的误码率，图2是与之相对应的误码率曲线图。由图2可知，对于Eb/N0测试区间为4dB到7dB的任意一个测试点，LLR最优算法的误码率总比定点MAX算法和浮点MAX算法要小，其中浮点MAX算法误码性能居中，定点MAX算法最差。MAX算法是通过降低误码性能来换取运算复杂度的降低，其误码性能要比LLR最优算法差。与浮点

6、MAX算法相比，定点MAX算法对输入软解调模块的I、Q两路信号和输出的似然比分别进行了截位和限幅，如图2所示，定点MAX算法相对于浮点MAX算法损失了一定的误码性能。由表可知，定点MAX算法在Eb/N0为6.64dB时，其误码率为6.5125×10-8,验证了该定点方案能够满足系统设计要求。表1MATLAB误码率仿真表图2MATLAB误码率仿真3MAX算法硬件实现　　由于硬件实现都是定点运算，所以MAX算法的实现是针对定点的MAX算法进行硬件设计的。硬件仿真流图如图3所示，首先利用MATLAB产生随机序列，假设每一编码块为4032bit，LDPC编码效率为1/

7、2码率，则经过LDPC编码后，每一编码块为8064bit，经8PSK调制成符号后，每一个编码块被调制成2688个符号，实部虚部分为I、Q两路，再叠加信噪比为SNR的高斯白噪声，最后把数据文件存储在RAM中。在硬件实现上，定点MAX软解调模块以一定速率从RAM读取数据并进行软解调，软解调输出的对数似然比存储在乒乓RAM中，每存满一个编码块就向LDPC译码器发出一个读有效信号，LDPC译码器在接收到该有效信号的下一个时钟周期就开始以一定速率读取整个编码块的对数似然值，接着开始进行LDPC译码，最后以一定速率输出最终的译码结果。图3硬件设计仿真　　4硬件设计结果分析

8、　　验证一个软解调模块性能的好坏，需要