数字电子时钟硬件电路设计

数字电子时钟硬件电路设计

ID:14034722

大小:362.00 KB

页数:16页

时间:2018-07-25

数字电子时钟硬件电路设计_第1页
数字电子时钟硬件电路设计_第2页
数字电子时钟硬件电路设计_第3页
数字电子时钟硬件电路设计_第4页
数字电子时钟硬件电路设计_第5页
资源描述:

《数字电子时钟硬件电路设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、华东交通大学理工学院所属课程名称硬件电路设计题目  数字电子时钟       分院电信分院   专业班级电气(6)班学  号 20110210470   学生姓名      指导教师  2013年6月1摘要在生活中的各种场合经常要用到电子钟,现代电子技术的飞跃发展,各类智能化产品相应而出,数字电路具有电路简单、可靠性高、成本低等优点,本设计就以数字电路为核心设计智能电子钟。数字钟是采用数字电路实现对时,分,秒数字显示的计时装置,广泛用于个人家庭,车站,码头办公室等公共场所,成为人们日常生活中不可少的必需品

2、,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表,钟表的数字化给人们生产生活带来了极大的方便,而且大大地扩展了钟表原先的报时功能。因此,研究数字钟及扩大其应用,有着非常现实的意义。本设计电路由计时电路、动态显示电路、控制电路、显示电路等部分组成,在数码管上显示24小时计时的时刻,具有清零、保持、校时、报时的功能,并在此基础上增加了星期显示的功能。数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲,所以要设置标准时间源。数字钟计时周期是24小时,因此必须设置24小时计

3、数器,应由模为60的秒计数器和分计数器及模为24的时计数器组成,秒、分、时由七段数码管显示。为使数字钟走时与标准时间一致,校时电路是必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时”,“分”计数器进行校时操作。能进行整点报时,在从59分50秒开始,每隔2秒钟发出一次“嘟”的信号,连续五次,此信号结束即达到正点。关键字振荡器分频器译码器计数器校时电路报时电路1目录1设计目的意义.......................................................32在线编程电

4、路和实物图..............................................53设计方案............................................................113.1.设计、调试要点..................................................113.2设计原理.......................................................124功能分析....

5、.....................................................125.课程设计的收获、体会和建议.........................................136.参考文献...........................................................15151设计任务设计制作一个数字电子钟。1.1课程性质数字逻辑课程设计1.2课程目的数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比

6、具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。因此,我们此次设计与制作数字钟就是为了了解数字钟的原理,从而学会制作数字钟,由数字钟的制作过程进一步了解各种中小规模集成电路的引脚的安排和各芯片的逻辑功能及使用方法,再通过使用Proteus仿真技术,实际运用能力,独立完整地设计具有一定功能的电子电路。1.3设计要求1.3.1设计指标(1)时间计数电路采用24进制,从00开始到23后再回到00;(2)各用

7、2位数码管显示时、分、秒;(3)具有手动校时、校分功能,可以分别对时、分进行单独校正;(4)计时过程具有报时功能,当时间到达整点前10秒开始,蜂鸣器响1秒停1秒地响5次;1.3.2设计相关提示(1)为了保证计时的稳定及准确,须由晶体振荡器提供时间基准信号;(2)数字钟由振荡器、计数器、译码器和显示器电路所组成;(3)振荡器产生的时钟信号经过分频器形成1秒信号,秒信号输入计数器进行计数,并把累计结果以“时”、“分”、“秒”的数字显示出来。1.4方案对比方案一:(1)采用晶体振荡器15晶体振荡器电路给数字钟提

8、供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定。(2)用CD4060计数作分频器数字钟的晶体振荡器输出频率较高,为了得到1Hz的秒信号输入,需要对振荡器的输出信号进行分频。CD4060在数字集成电路中可实现的分频次数最高,而且CD4060还包含振荡电路所需的非门,使用更为方便。CD4060计数为14级2进制计数器,可以将32768HZ的信号分频为2HZ,其次CD4060的时钟输入端两个串接的非门,因

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。