基于fpga的滤波器设计

基于fpga的滤波器设计

ID:13799151

大小:644.00 KB

页数:20页

时间:2018-07-24

基于fpga的滤波器设计_第1页
基于fpga的滤波器设计_第2页
基于fpga的滤波器设计_第3页
基于fpga的滤波器设计_第4页
基于fpga的滤波器设计_第5页
资源描述:

《基于fpga的滤波器设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、目录摘要1第1章系统设计21.1离散傅里叶变换DFT21.2快速傅里叶变换FFT2第2章硬件设计62.1设计程序流程图62.2TMS320C6000芯片及参数设置6第3章软件设计83.1N的参数设置83.2CMD源文件代码:8第4章实验结果134.1在CCS环境下加载、调试源程序134.2实验结果174.3实验结果分析18总结19参考文献19摘要本次课程设计主要运用CCS这一工具实现快速傅里叶变换(FFT)。CCS(CodeComposerStudio)是一种针对TM320系列DSP的集成开发环境,在Windows操作系统下,采用图形接口界面,提供环境配置

2、、源文件编辑、程序调试、跟踪和分析等工具,可以帮助用户在一个软件环境下完成编辑、编译、链接、调试和数据分析等工作。CCS有两种工作模式,即软件仿真器和硬件在线编程。软件仿真器工作模式可以脱离DSP芯片,在PC上模拟DSP的指令集和工作机制,主要用于前期算法实现和调试。硬件在线编程可以实时运行在DSP芯片上,与硬件开发板相结合进行在线编程和调试应用程序。关键词:CCS;快速傅里叶变换(FFT);19第1章系统设计快速傅里叶变换FFT快速傅里叶变换(FFT)是一种高效实现离散傅里叶变换(DFT)的快速算法,是数字信号处理中最为重要的工具之一,它在声学,语音,电

3、信和信号处理等领域有着广泛的应用。1.1离散傅里叶变换DFT对于长度为N的有限长序列x(n),它的离散傅里叶变换(DFT)为(1)式中,,称为旋转因子或蝶形因子。从DFT的定义可以看出,在x(n)为复数序列的情况下,对某个k值,直接按(1)式计算X(k)只需要N次复数乘法和(N-1)次复数加法。因此,对所有N个k值,共需要N2次复数乘法和N(N-1)次复数加法。对于一些相当大有N值(如1024点)来说,直接计算它的DFT所需要的计算量是很大的,因此DFT运算的应用受到了很大的限制。1.2.快速傅里叶变换FFT旋转因子WN有如下的特性。对称性:周期性:利用这

4、些特性,既可以使DFT中有些项合并,减少了乘法积项,又可以将长序列的DFT分解成几个短序列的DFT。FFT就是利用了旋转因子的对称性和周期性来减少运算量的。FFT的算法是将长序列的DFT分解成短序列的DFT。例如:N19为偶数时,先将N点的DFT分解为两个N/2点的DFT,使复数乘法减少一半:再将每个N/2点的DFT分解成N/4点的DFT,使复数乘又减少一半,继续进行分解可以大大减少计算量。最小变换的点数称为基数,对于基数为2的FFT算法,它的最小变换是2点DFT。一般而言,FFT算法分为按时间抽取的FFT(DITFFT)和按频率抽取的FFT(DIFFFT

5、)两大类。DITFFT算法是在时域内将每一级输入序列依次按奇/偶分成2个短序列进行计算。而DIFFFT算法是在频域内将每一级输入序列依次奇/偶分成2个短序列进行计算。两者的区别是旋转因子出现的位置不同,得算法是一样的。在DIFFFT算法中,旋转因子 出现在输入端,而在DIFFFT算法中它出现在输入端。假定序列x(n)的点数N是2的幂,按照DIFFFT算法可将其分为偶序列和奇序列。偶序列:奇序列:则x(n)的DFT表示为由于,则(3)式可表示为19式中,和分别为和的N/2的DFT。由于对称性,则。因此,N点可分为两部分:前半部分:(4)后半部分:(5)从式(

6、4)和式(5)可以看出,只要求出0~N/2-1区间和的值,就可求出0~N-1区间的N点值。以同样的方式进行抽取,可以求得N/4点的DFT,重复抽取过程,就可以使N点的DFT用上组2点的DFT来计算,这样就可以大减少运算量。基2DIFFFT的蝶形运算如图(a)所示。设蝶形输入为和,输出为和,则有(6)(7)在基数为2的FFT中,设N=2M,共有M级运算,每级有N/2个2点FFT蝶形运算,因此,N点FFT总共有个蝶形运算。-1图1.1基2DIFFFT的蝶形运算19例如:基数为2的FFT,当N=8时,共需要3级,12个基2DITFFT的蝶形运算。其信号流程如图(

7、b)所示。图1.28点基2DIFFFT蝶形运算从图(b)可以看出,输入是经过比特反转的倒位序列,称为位码倒置,其排列顺序为。输出是按自然顺序排列,其顺序为。19第2章硬件设计2.1设计程序流程图图2.1设计程序流程图2.2TMS320C6000芯片及参数设置  TMS320C6000系列DSP是TI公司推向市场的高性能DSP,综合了目前性价比高、功耗低等优点。TMS320C64系列提高了时钟频率,在体系结构上采用了VelociTI甚长指令集VLIW(VeryLongInstructionWord)结构[5],芯片内有8个独立功能单元的内核,每个周期可以并行

8、执行8条32bit指令,最大峰值速度为4800MIPS,2组共64

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。