数字电子钟 程 设 计 报 告

数字电子钟 程 设 计 报 告

ID:13763375

大小:584.79 KB

页数:26页

时间:2018-07-24

数字电子钟 程 设 计 报 告_第1页
数字电子钟 程 设 计 报 告_第2页
数字电子钟 程 设 计 报 告_第3页
数字电子钟 程 设 计 报 告_第4页
数字电子钟 程 设 计 报 告_第5页
资源描述:

《数字电子钟 程 设 计 报 告》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、课程设计报告学生姓名:栾慧杰学号:09010418学院:电气工程学院班级:电自0918题目:电子工艺实习——数字时钟的设计刘晓峰李辉指导教师:职称:2012年03月13日目录26第一章数字电子钟设计要求和基本原理框图31.1设计要求31.2数字电子钟基本原理框图3第二章器件说明52.1元件清单52.2主要器件的引脚排列图和功能表5第三章设计过程133.1单元电路的设计133.1.1秒脉冲产生电路133.1.2时间计数器电路133.1.3校时、校分电路163.1.4报时电路183.2总电路图19第四章仿真

2、调试过程214.1时间计数器连接与调试214.2译码显示电路安装与调试214.3校时电路的安装与调试214.4整点报时电路的测试224.5软件使用问题22第五章设计体会24主要参考文献2626第一章数字电子钟设计要求和基本原理框图1.1设计要求(1)稳定的显示时、分、秒。(要求24小时为一个计时周期)(2)当电路发生走时误差时,要求电路有校时功能。(3)电路有整点报时功能。报时声响为四低一高,最后一响高音正好为整点。1.2数字电子钟基本原理框图数字时钟由振荡器、分频器、计数器、译码显示、报时等电路组成。

3、其中,振荡器和分频器组成标准秒脉冲发生器,直接决定计时系统的精度。由不同进制的计数器、译码器和显示器组成计时系统。将标准脉冲送入采用六十进制的“秒计数器”,每累计60s就发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用六十进制的计数器,每累计60min,就发出一个“时脉冲”信号,该信号将被送“时计数器”。“时计数器”采用二十四或者十二进制计时器,可实现对一天24h或者12h的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过六位七段译码显示器显示出来,可进行整点

4、报时,计时出现误差时,可以用校时、校分、校秒。数字时钟的原理框图如图1-1所示。26图1-1数字时钟的原理框图26第二章器件说明2.1元件清单数量元件型号1TIMER,LM555CN174LS,74LS04N1SWITCH,SPDT1BUZZER,BUZZER1kHz1BUZZER,BUZZER500Hz2CMOS_5V,4013BT_5V274LS,74LS08N3DIPSW1474LS,74LS21N674LS,74LS48N974LS,74LS160N1174LS,74LS00N2.2主要器件的引

5、脚排列图和功能表(1)555定时器引脚图图2-1(a)555定时器原理图图2-1(a)26所示为国产双极型定时器CB555内部电路结构原理图。它是由比较器C1和C2,基本RS触发器和集电极开路的放电三极管TD三部分组成。其中VH是比较器C1的输入端,v12是比较器C2的输入端。C1和C2的参考电压VR1和VR2由VCC经三个五千欧电阻分压给出。在控制电压输入端VCO悬空时,VR1=2/3VCC,VR2=1/3VCC。如果VCO外接固定电压,则VR1=VCO,VR2=1/2VCO.RD是置零输入端。只要在

6、RD端加上低电平,输出端v0便立即被置成低电平,不受其他输入端状态的影响。正常工作时必须使RD处于高电平。555定时器是一种中规模集成电路,只要在外部配上适当阻容元件,就可以方便地构成脉冲产生和整形电路。555集成定时器由五个部分组成:  一、基本RS触发器:由两个“与非”门组成  二、比较器:C1、C2是两个电压比较器  三、分压器:阻值均为5千欧的电阻串联起来构成分压器,为比较器C1和C2提供参考电压。  四、晶体管开卷和输出缓冲器:晶体管VT构成开关,其状态受端控制。输出缓冲器就是接在输出端的反相

7、器G3,其作用是提高定时器的带负载能力和隔离负载对定时器的影响。26图2-1(b)555定时器如图2-1(b)所示为555定时器引脚图。555定时器由电阻分压器、电压比较器、基本R-S触发器、放电三极管和输出缓冲器5部分组成。其外部有八个引脚,第8脚VCC为电源端,第1脚GND为接地端,第3脚OUT为输出端,第4脚RES为直接复位端,第5脚CON为控制电压输入端,第6脚THR为复位控制端,第2脚TRI为置位控制端,第7脚DIS为放电端。逻辑功能如2-1(c)所示。输入输出阈值输入(vI1)触发输入(vI

8、2)复位()输出()放电管T××00导通11截止10导通1不变不变图2-1(c)555逻辑功能表逻辑功能描述如下:  55526定时器的主要功能取决于比较器,比较器的输出控制RS触发器和放电管T的状态。图中RD为复位输入端,当RD为低电平时,不管其他输入端的状态如何,输出v0为低电平。因此在正常工作时,应将其接高电平。由图可知,当5脚悬空时,比较器C1和C2比较电压分别为2/3VCC和1/3VCC。     当vI1>2/3VCC,vI2>

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。