基于实验箱的数字逻辑实验

《基于实验箱的数字逻辑实验》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、基于实验箱的数字逻辑设计实验一、实验目的（1）掌握基本逻辑电路的设计原理及其设计方法。（2）熟悉CPLD应用设计及EDA软件的使用。(3)学会使用计算机组成实验箱中的可编程逻辑器件。二、实验原理本节实验使用大规模可编程逻辑器件MAXIIEPM570T100C5来设计实现一个由与和或门组成的简单电路。传统的数字系统设计只能是通过设计电路板来实现系统功能，而采用可编程逻辑器件，则可以通过设计芯片来实现系统功能。从而有效地增强了设计的灵活性，提高了工作效率。并能够缩小系统体积，降低能耗，提高系统的性能和可靠性。对该器件的逻辑系统设计是通过使用硬件描述语言或原理图输入来实

2、现的，硬件描述语言有ABEL、VHDL等多种语言，本节实验是使用原理图输入来进行编程的。下面是一个用原理图输入设计一个与或电路的例子。该电路有两组2位a1、a2，b1、b2输入，三位s1,s2,s3输出。系统采用QuartusII软件来对可编程逻辑器件MAXIIEPM570T100C5进行编程设计实验。QuartusII可采用原理图或硬件描述语言来进行设计输入，并能对所设计的数字电子系统进行功能仿真和时序仿真。其编译器是此软件的核心，它能进行逻辑优化，并将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。该软件支持多种可编程逻辑器件。三、实验仪器

3、（1）TDN-CM++计算机组成原理教学实验系统一台，排线若干。（2）PC微机一台。9四、实验步骤(一)逻辑电路设计（用VHDL或门电路图形符号实现）（1）如图1-1所示，运行QuartusII软件。（2）选择菜单File?NewProjectWizard，如图1-2所示，建立一个新工程。出现如图1-3所示NewProjectWizard对话框界面。（3）点击“Next”出现如图1-4所示的ADDERFILE对话框界面，在FILENAME栏中输入“And_or”。（4）点击“Next”出现如图1-5所示的器件设置对话框界面，选择CPLD开发板使用的MAXII系列E

4、PM570T100C5芯片，一直点击“Next”按钮，完成新工程的建立。（5）建立新工程后，选择菜单File?New，弹出如图1-6所示的新建设计文件选择窗口。创建图形设计文件，选择图1-6所示对话框中的“DeviceDesignFiles”页下的“BlockDiagram/SchematicFile”；若要创建VHDL描述语言设计文件则可选择图1-6所示对话框中“DeviceDesignFiles”页下的“VHDLFile”。选择好所需要的设计输入方式后点击“OK”按钮，打开图形编辑器界面。图1-1运行QuartusII软件界面9图1-2建立新工程向导图1-3N

5、ewProjectWizard对话框界面(6)选择File?SaveAs菜单，在如图1-7所示的文件保存对话框中，将创建的图形设计文件的名称保存为工程顶层文件名称。(7)在图形编辑器窗口中双击鼠标左键或选择菜单“Edit?InsertSymbol”，弹出如图1-8所示的Symbol对话框界面。图1-4ADDFILE对话框界面9图1-5器件设置对话框界面图1-6新建设计文件选择窗口图1-7文件保存对话框(8)在Name栏中输入AND2，所选择符号出现在Symbol对话框的右边，点击“OK”按钮，选中该符号在合适的位置点击鼠标左键放置符号。重复上述两步，在图形编辑工作

6、区域中分别放置所需符号。(9)将所需符号放置完成后，利用连线工具，如图1-9所示进行连接，并将INPUT与OUTPUT更改名称。(10)设计完成后，选择File?Save菜单，将创建的图形文件保存。选择Tools?CompilerTool菜单，出现如图1-10所示的编辑工具界面。点击“Start”9按钮开始对此工程进行逻辑分析、综合适配、时序分析等。图1-8Symbol对话框界面图1-9And_or原理图(11)如果设计正确则如图1-10所示完全通过各种编译，如果有错误则返回图形编辑工作区域进行修改，直至完全通过编译为止。(二)分配引脚及下载到开发板芯片(1)选择

7、Assignments?AssignmentEditor菜单，在如图1-11所示的AssignmentEditor窗口中选择Pin标签页，在Edit中选择输入/输出引脚及对应的CPLD引脚。9图1-10编辑工具界面图1-11AssignmentEditor窗口(2)引脚分配完成后，选择Tools?CompilerTool菜单，在如图1-10所示的编辑工具界面中点击“Start”按钮，对此工程进行逻辑分析、综合适配、时序分析等。完成后可选择Assignments?TimingClosureFloorplan菜单，观察引脚分配的结果。经过编辑后会生成可以配置到CPLD

8、的POF文