基于vhdl语言数字时钟设计

《基于vhdl语言数字时钟设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、课程名：《电子设计EDA》题目：基于VHDL语言数字时钟设计院：电子与信息工程学院系：电子信息工程系班级：09电信本（1）班姓名：何俊楠学号：指导老师：肖开选日期：2011年12月22日功能实现：1.具有时、分、秒计数显示功能，以24小时循环计时。2.具有消零、调节小时、分钟功能。173.具有整点报时功能，整点报时的同时LED灯花样显示。目的：1.掌握多位计数器相连的设计方法。2.掌握十进制，十六进制，二十四进制计数器的设计方法。3.继续巩固多位共阴级扫描显示数码管的驱动及编码。4.掌握扬声器的驱动。5.LED灯的花样显示。6.掌

2、握CPLD技术的层次化设计方法。方法1硬件要求：1.主芯片EP1C3T144C8N。2.8个LED灯。3.8位八段扫描共阴级数码显示管。4.蜂鸣器。5.三个按键开关。原理：在同一CYOLONE芯片上集成了如下电路模块：1.时钟计数：秒——60进制BCD码计数分——60进制BCD码计数时——24进制BCD码计数同时整个计数器有清零，调分，调时功能。在接近整数时间能提供报时信号。2.具有驱动6位七段共阴扫描数码管的片选驱动信号输出和七段字形译码输出。3.蜂鸣器在整点时有报时驱动信号产生。系统框图设计：计时模块扫描模块显示模块整点报时时

3、钟信号（1）计数控制信号时钟信号（2）数字时钟系统流程图电路原理图：17电路说明：1.时钟信号（1）clk为开发板上的1HZ时钟信号，为秒分时提供触发的计数时钟信号。Clock08040为分频器为其提供1HZ时钟信号。2.计数控制信号mintmp，hrtmp分别为时计数分计数进行手动调节，校准时间，res为复位信号。Clock11为分频器为其提供32HZ时钟信号。3.时钟信号（2）ckdsp50MHZ为开发板上扫描模块的扫描循环控制时钟信号。4.计时模块分别为seccount，mincount，count24，分别为后面的扫描控制

4、送60进制秒计数信号，60进制分计数信号，12进制时计数信号。5.扫描模块分别将秒时钟信号，分计数信号，时计数信号送至显示部分SEL[2..0]为数码管位选接SEL[3..0]6.显示模块将扫描模块送来的信号送进disp进行译码再送显示Q[6..0]为数码管段选接g~a。7.整点报时为时计数部分的进位输出端ring接蜂名器的输入端。软件设计：在PLC的设计中，应遵从自顶向下的设计方法。首先将设计项目分解成若干个较小的功能子模块，然后再通过一个顶层模块把所有功能子模块连接起来。因此，该数字时钟就可分解成秒计数，分计数，时计数，动态扫

5、描和数码管显示译码五个功能子模块以及一个顶层模块，都用vhdl语言进行编程。程序：--秒计时libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityseccountisport(en,res,clk:instd_logic;ca:outstd_logic;17a,b:outstd_logic_vector(3downto0));endseccount;architecturertlofseccountissignalaout,bout:

6、std_logic_vector(3downto0);signalcout:std_logic;beginprocess(en,clk,res)beginif(res='0')then--若有复位信号则清零aout<="0000";bout<="0000";cout<='0';elsif(clk'eventandclk='1')thenif(en='1')thenif(bout>4)thenif(aout>9)then--刚好记到60aout<="0000";bout<="0000";--循环cout<='1';--进位elsea

7、out<=aout+1;endif;elseif(aout=9)thenaout<="0000";--个位清零bout<=bout+1;--向十位进位elseaout<=aout+1;--正常计数cout<='0';endif;endif;endif;endif;endprocess;a<=aout;b<=bout;ca<=cout;endrtl;--分计时libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;17entitymincountis

8、port(en1,en2,res,clk:instd_logic;ca:outstd_logic;a,b:outstd_logic_vector(3downto0));endmincount;architecturertlofmincountiss