vhdl和数字电路设计课程实验

《vhdl和数字电路设计课程实验》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、VHDL和数字电路设计课程实验课程实验目的：（1）理论和实践相结合，使学生更加深入地掌握所学内容；（2）掌握如何利用VHDL硬件描述语言方法设计数字电路；（3）掌握如何利用PLD器件结合EDA系统工具设计数字集成电路；（4）培养学生独立开发设计电路系统的能力；（5）培养学生具备从事科研的能力。实验条件：要求具备可编程逻辑器件和EDA设计工具实验条件。实验室可提供带配有可编程逻辑器件的通用型GELINEPF10K10A系统板、专业型GELINEPF10K10（B）系统板、GELINEPF10K10（C）系统板。提供的EDA设计工具为Ma

2、xplusⅡ系统。实验目录：实验一二选一数据选择器实验二数据对象的定义附加实验：一位BCD码加法器的设计实验三四位二进制加法器设计附加实验：利用Generic设计一个通用的加法器实验四四位二进制乘法器设计附加实验：n位二进制乘法器设计实验五十进制计数器设计实验六交通灯控制器的设计实验七数字钟的设计实验一二选一数据选择器设计实验目的：掌握VHDL程序的结构和熟悉MaxplusⅡ系统的操作。实验内容：二选一数据选择器电路设计。实验要求：采用电路真值表方式进行设计。设计原理：电路真值表如下：电路真值表ABCMux21aSSC0A1B实验报告

3、：（1）电路示意图及源程序代码；（2）功能仿真波形文件。实验二数据对象的定义实验目的：掌握如何定义一个信号或变量数据对象，以及它们的传输特性。ABCXY实验内容：（1）利用VHDL进行如下电路的描述（2）D触发器的设计实验要求：分别采用定义一个信号对象和变量对象两种方式进行电路设计。设计原理：D触发器的状态随输入状态的变化而变化，其电路示意图几电路特性表为：D触发器电路示意图触发器特性表DQCLKQCLKQ↑Qn-1↑D实验报告：（1）电路示意图及源程序代码；（2）功能仿真波形文件。实验（1）仿真结果：仿真结果为（采用信号对象）：x<

4、=cxorb,y<=cxorb。仿真结果为（采用变量对象）：x<=cxora,y<=cxorb。结论：在一个进程中，多次对同一信号对象赋值，只有最后一次赋值起作用，前面的赋值语句被忽略；而变量对象则不同，在过程内的每次赋值均会起作用。采用变量对象采用信号对象实验（2）仿真结果：结论：在一个进程中，信号的更新不是立即执行的，而是在endprocess，即过程结束时才执行；而变量在过程内的更新是立即起作用的。附加实验：一位BCD码加法器的设计实验三四位二进制加法器设计实验目的：掌握元件例化语句的使用。实验内容：四位二进制加法器设计。实验要

5、求：采用元件例化语句进行设计。设计原理：首先设计一个一位全加器，然后采用元件例化语句设计一个四位二进制加法器。电路示意图如下所示：A、B、Sum均为四位矢量信号。ABCoFulladderCiSumSumi=Ai⊕Bi⊕CiiCoi=AiBi+(Ai+Bi)Cii实验报告：（1）电路示意图及源程序代码；（2）功能仿真波形文件。附加实验：利用Generic设计一个通用的加法器实验四四位二进制乘法器设计实验目的：学习组合逻辑电路的VHDL设计。实验内容：设计一个四位并行二进制乘法器。实验要求：要求设计的四位并行二进制乘法器并行输入并行输出

6、。设计原理：如果设计一个n位的二进制乘法器，那么乘积的位数为2n。那么四位二进制相乘可得到八位二进制数，其实现和十进制乘法类似，可分为两步进行：“取与”和“相加”。ABmultiplierM电路示意图及运算如下所示：A和B为四位矢量信号，M为八位矢量信号。a3a2a1a0被乘数×b3b2b1b0乘数------------------------------------------------------------------a3b0a2b0a1b0a0b0a3b1a2b1a1b1a0b1a3b2a2b2a1b2a0b2＋a3b3a

7、2b3a1b3a0b3------------------------------------------------------------------m7m6m5m4m3m2m1m0乘法运算也可以只通过被乘数移位来实现，再由乘数判断是否相加即可，如下所示。a3a2a1a0被乘数×b3b2b1b0乘数------------------------------------------------------------------a3a2a1a0如果bo=’1’相加，否则不相加a3a2a1a0如果b1=’1’相加，否则不相加a3a2

8、a1a0如果b2=’1’相加，否则不相加＋a3a2a1a0如果b3=’1’相加，否则不相加-----------------------------------------------------------------