欢迎来到天天文库
浏览记录
ID:12456401
大小:182.00 KB
页数:13页
时间:2018-07-17
《eda课程设计说明书-六十秒闹钟(定时器)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、燕山大学课程设计说明书燕山大学课程设计(论文)任务书院(系):电气工程学院基层教学单位:电子实验中心学号学生姓名专业(班级)设计题目闹钟设计技术参数●设计简易的一分钟闹钟●可手动输入定时时间(0~59s),如30s●两个静态数码管上跟踪显示时间的变化:如30,29,28……●到了指定时间蜂鸣器发出5s的提示音设计要求●采用2个静态数码管显示时间●用蜂鸣器发出提示音,到了指定时间蜂鸣器发出5s的提示音,●采用拨码开关定时工作量●学会使用Max+PlusII软件和实验箱;●独立完成电路设计,编程下载、
2、连接电路和调试;●参加答辩并书写任务书。工作计划1.了解EDA的基本知识,学习使用软件Max+PlusII,下发任务书,开始电路设计;2.学习使用实验箱,继续电路设计;3.完成电路设计;4.编程下载、连接电路、调试和验收;5.答辩并书写任务书。参考资料《数字电子技术基础》.阎石主编.高等教育出版社.《EDA课程设计指导书》.指导教师签字基层教学单位主任签字2011年3月17日共13页第12页燕山大学课程设计说明书目录第1章设计说明…………………………………………………………………………31.1设计
3、要求……………………………………………………………………………31.2模块介绍……………………………………………………………………………3第2章设计思路…………………………………………………………………………4第3章原理图……………………………………………………………………………53.1真值表……………………………………………………………………………53.2模块设计…………………………………………………………………………63.2.1定时时间个位模块原理图……………………………………………………63
4、.2.2定时时间十位模块原理图……………………………………………………63.2.3复蜂鸣器控制端模块原理图……………………………………………………73.2.4总的原理图及仿真图………………………………………………………8第4章管角锁定及硬件来连线……………………………………………………………9第5章实验总结…………………………………………………………………………10参考文献……………………………………………………………………………………11共13页第12页燕山大学课程设计说明书设计题目:闹钟第1章
5、设计说明1.1设计要求1.设计简易的一分钟闹钟2.采用2个静态数码管显示时间,静态数码管上跟踪显示时间变化:如30,29,28……3.用蜂鸣器发出提示音,到了指定时间蜂鸣器发出5s的提示音4.采用拨码开关定时,即手动输入时间(0~59a),如30s1.2模块介绍1.模块一:定时时间个位模块用1片74168芯片构成的具有置数保持功能的十进制减法计数器,原理是个位和十位计数器输出经过与门,再经反相器后送回状态控制端ENTN,使芯片工作在保持状态,同时,向高位输出借位信号,激活高位的计数器。2.模块二:
6、定时时间十位模块用一片74168芯片构成的指数报出功能的六进制减法计数器,原理和个位模块相同,向高位输出借位时激活蜂鸣器控制端模块。3.模块三:蜂鸣器控制端模块共13页第12页燕山大学课程设计说明书用一片74160芯片构成的置零功能的五进制加法计数器,原理是将个位和十位计数器输出经过与门,再经反相器后送到控制端LDN,使芯片工作在置零状态,通过进位输出控制蜂鸣器是否工作。第1章设计思路设计思路1.用两片74168十进制计数器分别对应两个静态数码管。2.分别用一片74168构成定时时间的个位、十位模
7、块。3.用四位拨码开关和组合逻辑电路控制个位输入在0~9之间,同时,用四位拨码开关和组合逻辑电路控制十位输入在0~5之间。而且,通过组合逻辑电路后,当输入的定时时间个位大于9或是十位大于5时,输入的数都变成了0。4.用一个开关控制两个减法计数器的触发脉冲,当定时输入后,开关打开,保证同时触发。5.用个位和十位计数器的输出与加法计数器的输出同时控制蜂鸣器的控制端,并控制个位和十位的ENTN,使芯片工作在保持状态。共13页第12页燕山大学课程设计说明书第三章原理图3.1真值表74160真值表共13页第
8、12页燕山大学课程设计说明书74168真值表3.2模块设计3.2.1模块一:定时时间个位模块电路图如下:仿真图如下:3.2.2模块二:定时时间十位模块电路图如下:共13页第12页燕山大学课程设计说明书仿真图如下:3.2.3模块三:蜂鸣器模块电路图如下:仿真图如下:共13页第12页燕山大学课程设计说明书3.2.4总的原理图及仿真图总电路图:仿真图如下:共13页第12页燕山大学课程设计说明书第4章管脚锁定及硬件连线(芯片端口······锁定管脚)脉冲输入端口------83拨码开关:L
此文档下载收益归作者所有